VHDL和Verilog HDL到底学习那个？

lanyuflying 发表于 2010-01-30 14:07

cjaizss 发表于 2010-01-30 17:10

数字设计的核心并不在于你采用哪种语言。无论你先学这两种的哪一种，熟练掌握之后，另外一种也就很快就可以学会。
不过我还是推荐你先学VHDL,verilog的自由对于初学者不是什么好事。

smalloc 发表于 2010-01-30 21:52

感觉语言的学习到后来是水到渠成的东西,难的反而是那些忽略的基础...数电,CMOS,PLL...

readkernel 发表于 2010-02-03 21:29

不能两个一起学？
比较着学才事半功倍:lol。

prolj 发表于 2010-02-04 11:06

学学PMP吧，在中国，技术没什么出路。

system888net 发表于 2010-02-23 19:34

VHDL和Verilog HDL到底学习那个？
lanyuflying 发表于 2010-01-30 14:07 http://linux.chinaunix.net/bbs/images/common/back.gif

如果是刚开始,可以考虑vhdl

jjj137 发表于 2010-02-23 20:33

一般是从 VHDL 开学的，VHDL 语法比较简单，跟其他语言区别比较大，不容易混……

jhzhu_snps 发表于 2010-03-20 21:19

现在还有多少IC公司在用VHDL做开发？
我看到的大多数都是VERILOG，只有少数古老的IP才是用VHDL写的

nine8 发表于 2010-03-23 15:26

晕，当然verilog啊， VHDL几乎很少用了，除了某些ip:em41:

页: [1]

Chinaunix's Archiver