cainiao911 发表于 2008-02-19 17:25

cpu与中断的一个问题

本菜鸟没学过数电，有个问题想请教大侠！

EFLAGS寄存器的IF位影响CPU对中断请求的响应。
处理器在当前指令执行结束的时候启动中断识别INTA总线周期。

请问CPU是不是要不断的判断IF？CPU是不是每执行完一条指令都要
看看INTR 引脚是否有中断请求，这样不会影响性能吗？
从数电的角度来看，CPU与8259A完成一个中断的交互的详细过程
有是怎样的呢？

cjaizss 发表于 2008-02-20 22:23

只是组合电路，在状态不改变的时候性能是一样的。
页: [1]
查看完整版本: cpu与中断的一个问题