cpu内的i-cache和d-cache，对内核来说，是不是透明的？
CPU内的I-CACHE、D-CACHE（或者说CPU内的L1、L2、L3 CACHE），对OS内核来说，是不是透明的？内核需不需要管理它们？ 不同cpu的要求不一样吧？ 本帖最后由 karma303 于 2016-07-26 22:29 编辑
我抛砖引玉吧。
至少对x86而言不是，而且远远不是。
1， 先说TLB，TLB在广义上也属于cache。当你修改一个page table或者page directory的entry时，是需要执行invlpg指令来”使无效“相应的TLB entry。 或者执行 mov eax, cr3; mov cr3 eax ;的 否则，cpu还是继续用TLB里的entry。 我曾经为了这样一个bug耽误很久。
2,再说data cache。 我手边没有资料，记得的几种write back, write through, write combine。 intel提供了非常周全的机制（包括指令）用来控制一段RAM的cache类型。 起先可以细化到1个页，后来似乎可以更细，通过设置MSR。 这些工作当然该由内核来做。
像你通过memory based io操作外设端口时，使用的虚存地址段，就要禁用cache。
像video frame buffer, 它需要write combine类型。 内核肯定要提供相应的接口。
3，instruction cache。 这个透明度就高一些。 但intel 手册里似乎也提到了注意点， 记不清了。
赞楼上。
貌似虚拟化的发展也促进了cache结构的继续演进。
参见：Why Intel added cache partitioning in Broadwell
http://danluu.com/intel-cat/ 谢谢！去深入研究一下，再来讨论。。：） karma303 发表于 2016-07-26 22:12 static/image/common/back.gif
我抛砖引玉吧。
至少对x86而言不是，而且远远不是。
1， 先说TLB，TLB在广义上也属于cache。当你修改一个 ...''
有用的信息
你是搞内核开发的魔？非驱动？
页:
[1]