Makefile 中混合编译的写法

ruchong

localhost test_makefile # ls
a.cpp  a.h  b.c  b.h  Makefile  test.cpp

在全是.cpp文件的时候Makefile如下

1. OBJ= a.o test.o
   
2. 
   
3. server: $(OBJ)
   
4.     g++ -o testMake $(OBJ)
   
5. 
   
6. $(OBJ): %.o : %.cpp
   
7.     g++ -c $< -o $@
   
8. 
   
9. clean:
   
10.     rm -rf *.o testMake

复制代码

但是现在有.c文件，我的Makefile应该如何改...谢谢...

percy

$(OBJ): %.o : %.c

ruchong

我的意思是.c和.cpp都有，这个Makefile应该怎么写...

net_robber

原帖由 ruchong 于 2008-8-5 09:36 发表
我的意思是.c和.cpp都有，这个Makefile应该怎么写...

2楼已经回答你了

gawk

这样写

1. 
   
2. xxxx.o:xxxx.c
   
3.        gcc -c $< -o $@
   
4. 
   
5. xxx.o:xxx.cpp
   
6.        g++ -c $< -o $@
   

复制代码

[ 本帖最后由 gawk 于 2008-8-5 09:42 编辑 ]

ruchong

谢谢大家改了一下，好用了...
CXXOBJ= a.o test.o
COBJ = b.o

server: $(COBJ) $(CXXOBJ)
    g++ -o testMake $(COBJ) $(CXXOBJ)

$(CXXOBJ): %.o : %.cpp
    g++ -c $< -o $@

$(COBJ) : %.o : %.c
    g++ -c $< -o $@

clean:
    rm -rf *.o testMake

tyzam

现在改用automake了，感觉好臃肿

恋夏寒

Mark

ruchong

原帖由 tyzam 于 2008-8-5 10:39 发表
现在改用automake了，感觉好臃肿

是啊automake太大了，现在正在学习Makefile ...