免费注册 查看新帖 |

Chinaunix

  平台 论坛 博客 文库
12下一页
最近访问板块 发新帖
查看: 1759 | 回复: 16
打印 上一主题 下一主题

Gvim兄,有一堆体系结构的问题要请教 [复制链接]

论坛徽章:
0
跳转到指定楼层
1 [收藏(0)] [报告]
发表于 2005-08-16 11:20 |只看该作者 |倒序浏览
问题多多,请谅解,一个人瞎琢磨,搞不定

1, Intel体系结构的数据总线和地址总线是分开的还是复用的?
2, CPU的2级和多级高速缓存,跟片上高速缓存和板上高速缓存有关系吗?比如,Intel的CPU中的板上高速缓存到底是位于物理 上哪个位置?是CPU内部(感觉,不太象,毕竟是“板上”)还是母板?如果是母板,那我们配置机器时母板厂商如果不是Intel,怎能由CPU确知它的Cache的大小?还有,CPU访问板上高速缓存需要总线周期吗?
3, Intel体系的CPU目前有没有采用3级或更多级Cache的?
4, Intel的CPU的Cache是以内存块的物理地址还是虚拟地址做索引的?

还有,体系结构,特别是PC的和一些RISC象MIPS这样的,能推荐本书吗?谢谢

论坛徽章:
0
2 [报告]
发表于 2005-08-16 11:44 |只看该作者

Gvim兄,有一堆体系结构的问题要请教

1若干位分开,若干位复用。
2CPU内部,一级高速缓存。比如说老的PII的背板部分所带,二级高速缓存。
主板上的,三级高速缓从。BIOS检测CPUID;CPU访问板内高速缓存应当需要总线周期,它毕竟是需要通过数据线传送的。

4记不清楚了。

推荐一本电子工业出版社的Intel微处理器全系列:结构编程和接口,现在应当有for P4版本的了。RISC结构的话,一般的计算机组成原理应当就可一了。

论坛徽章:
0
3 [报告]
发表于 2005-08-16 11:53 |只看该作者

Gvim兄,有一堆体系结构的问题要请教

谢谢楼上的兄弟,俺后悔当初上学时候啊

那在linux下,可以通过读/proc/cpuinfo来查看CPU的信息,但是我的赛扬处理器Cache只有一句:cache size:128 KB这应该是二级缓存吧?片上缓存怎么有办法获取其信息呢?

再次感谢

论坛徽章:
0
4 [报告]
发表于 2005-08-16 11:58 |只看该作者

Gvim兄,有一堆体系结构的问题要请教

是2级缓存,片内一般指的是指令CACHE或数据CACHE,一般的数量级是以十为单位的.
你想获得关于哪方面的信息。

论坛徽章:
0
5 [报告]
发表于 2005-08-16 12:08 |只看该作者

Gvim兄,有一堆体系结构的问题要请教

比如,其size?

论坛徽章:
0
6 [报告]
发表于 2005-08-16 12:12 |只看该作者

Gvim兄,有一堆体系结构的问题要请教

处理器从奔腾开始,就支持CPUID指令,用于获取CPU的标识。这种东西的话,你可以使用CPUID指令确定其CPU的类型,每种CPU的性能参数自然是一定的。

论坛徽章:
1
荣誉版主
日期:2011-11-23 16:44:17
7 [报告]
发表于 2005-08-16 12:29 |只看该作者

Gvim兄,有一堆体系结构的问题要请教

唉,俱往矣。

论坛徽章:
0
8 [报告]
发表于 2005-08-16 12:49 |只看该作者

Gvim兄,有一堆体系结构的问题要请教

[quote]原帖由 "aero"]唉,俱往矣。[/quote 发表:

没啥,虽然学生中象二楼的兄弟这样优秀的不少,但大多数都不值一哂,我们补回来,不会比谁差了。

论坛徽章:
2
亥猪
日期:2014-03-19 16:36:35午马
日期:2014-11-23 23:48:46
9 [报告]
发表于 2005-08-16 13:21 |只看该作者

Gvim兄,有一堆体系结构的问题要请教

兄弟的问题有点模糊,不知道你指的是什么总线,也不知道你指的是什么intel系列的处理器。比如p4与p6的差别就有一些。
在PCI总线上,数据与地址是复用的,然而处理器里面,它的处理器总线的数据、地址线是分开的。在PCI总线上,PCI总线周期通过C/BE信号复用两种总线。在芯片内的处理器总线上,1) 因为pentinum的双处理器或pentinum pro/II/III/VI的多处理器需要通过地址线监听cache命中,2)因为总线业务(transaction)的流水性,所以两者是分开的。(当然还有其它理由)片上cache和外面的cache的区别在于前者是处于以总线接口单元(bus interface unit,它是处理器核心与核心外的接口)划分的处理器核心以内,可以说是属于核心的,L2 cache是放在总线接口单元以外,处理器总线(它是处理器模块与外面的HOST/PCI桥芯片和mem芯片通信的接口)之内,可以说是不属于处理器核心,而属于处理器模块的。
L2的话,一般和处理器核心相距不到1cm,通过专用的后端总线(backside bus)以cpu频率全速与L1 cache通讯,而L3 的cache可以做在主板上,也可以由封装的形式与cpu封装在一起,看形式了(当然不一定是intel的)。L4 我还真没注意。
其实cpu核心并不需要知道Lx cache的大小,它完全可以不管cache大小,就像一个进程也可以不知道物理内存的大小,快慢只是对人来说的,所以才有赛扬与奔腾之分一说。你说的得到cache大小其实是给人看得,具体哪条指令,还真需要查查呵呵。
intel体系的我还没有见过3级以上的,也可能我没有注意吧。
intel P6的索引我记得是线性地址,而不是单纯的物理地址或者虚拟地址,是怎么加在一起成为线性地址然后做的索引。

说了这么罗嗦的多,连我自己都晕乎了不知道兄弟明白没有,呵呵。
不知道你是面向什么应用而需要书,如果是软件需要和体系配合的话,可以看看《现代体系结构上的UNIX系统》,如果是硬件的话,那就是intel architecture manual就足够了免费去intel网站下载。mips的马上北航要出一本《see mips run》的翻译书,但是不知道现在出来没有。

论坛徽章:
0
10 [报告]
发表于 2005-08-16 13:59 |只看该作者

Gvim兄,有一堆体系结构的问题要请教

谢谢!!待偶慢慢消化~~

我就是看《现代体系的unix》那本书晕晕乎乎的,mips那本出了,我在海图看到了,没买。还有一本《量化方法研究》你看过没,好么?好的话我去买本看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则 发表回复

  

北京盛拓优讯信息技术有限公司. 版权所有 京ICP备16024965号-6 北京市公安局海淀分局网监中心备案编号:11010802020122 niuxiaotong@pcpop.com 17352615567
未成年举报专区
中国互联网协会会员  联系我们:huangweiwei@itpub.net
感谢所有关心和支持过ChinaUnix的朋友们 转载本站内容请注明原作者名及出处

清除 Cookies - ChinaUnix - Archiver - WAP - TOP