怎样用sed 提取文本里不同的块，不同的块按顺序排放

junweitao

Net                                             Type                  Static  Dynamic    Total
---                                             ----                  ------  -------    -----
u_lte_top_orig.u_lte_cgu.u_clkgen.u_pll_xyz.pllz_clkout_divz Inferred                  0W       0W       0W

    Net properties:
        Area            :   3.80e-09
        Senses          :  1
        Frequency       :  0Hz      
        Transition time :  4.02ps   
        Fanout capacitance :  wire       0F ;pins       0F
        Wire power      :  0W        
        Pin power       :  0W        
        Clock Switching Power :  0W        

    Wireload models used:
        u_lte_top_orig.u_lte_cgu.u_clkgen.u_pll_xyz.pllz_clkout_divz : w_0031

    Traced instances:
    Library            Clock  Driven By  Driven Net Driven        Power (Watts)        Traced
    Model              Level  Net Number  Numbers   Loads   Static  Dynamic    Total   Instance
    -----              -----  ----------  -------   -----   ------  -------    -----   --------
    connect            1        0          1         0          0W        0W        0W  LTE_TOP_FLAT.U_LTE_TOP_ORIG.U_LTE_CGU.#b41


    Traced nets:
    Net     Frequency   Transition   Wire     Pin    Net Wire   Net Pin     Clock Switch    Net
    Number                 Time      Cap      Cap    Power (W)  Power (W)     Power (W)
    ------  ---------      ----      ---      ---    ---------  ---------     ---------     ---
    1         0Hz          4.02ps    0F       0F            0W         0W          0W   LTE_TOP_FLAT.PLLZ_CLKOUT_DIVZ_O

    Total                             0F      0F        0W        0W          0W         
    Clock Gating Summary:
    ---------------------
    Clock net: u_lte_top_orig.u_lte_cgu.u_clkgen.u_pll_xyz.pllz_clkout_divz
    Number of inferred clock gating cells: 0
    Number of registers gated by inferred clock gating cells: 0
    Number of instantiated clock gating cells: 0
    Number of registers gated by instantiated clock gating cells: 0
    Total number of gated registers: 0
    Total number of ungated registers: 0


例如，我的文本里有很多这样的块，想把这些块里标了颜色这样的AB两种小块提取出来并且按A1B1A2B2摆放，我该怎么做

moperyblue

回复 1# junweitao


提取出来的数据分别放在A1,B1,A2,B2... 文件吗?