免费注册 查看新帖 |

Chinaunix

  平台 论坛 博客 文库
最近访问板块 发新帖
查看: 2489 | 回复: 0
打印 上一主题 下一主题

北京FPGA培训-FPGA培训初级班-至芯科技 [复制链接]

论坛徽章:
0
跳转到指定楼层
1 [收藏(0)] [报告]
发表于 2010-08-17 13:37 |只看该作者 |倒序浏览
课程介绍
FPGA培训初级研修班是针对于FPGA设计技术初学者的课程。课程不仅是对FPGA结构资源和设计流程的描述,更重要的是对FPGA结构资源、设计流程和设计工具的归纳、总结与升华,让学习者能够透过表面现象看到FPGA设计技术的实质,通过FPGA培训初级研修班学习者会更快速进入FPGA设计领域,进而为掌握FPGA高级设计技术打下基础。
课程时间
2010-08-19----2010-08-22
课程对象
本FPGA培训课程适合于使用FPGA器件进行科研和产品开发的具有初级水平的工程技术人员和教师,也适合于有志于从事FPGA设计工作,期望涉足FPGA领域的相关人员。参加学习的学员只需要具有数字电路的基础知识即可完成本课程的学习。
课程费用
2500元,学生2000元(需本人有效学生证件)
获得技能
掌握FPGA设计流程,掌握ISE/Quartus的使用
掌握Verilog HDL设计的精华有限状态机FSM设计方法,掌握RTL设计方法
掌握FPGA在线逻辑分析仪ChipScope/SignalTap及嵌入式内核MicroBlaze/NoisII的使用方法及思想
掌握Verilog HDL语法结构,组合逻辑和时序逻辑电路的设计方法,同时熟练掌握modelsim仿真工具的应用及Synplify综合工具的应用,及这两种工具配合ISE/Quartus进行FPGA设计
课程大纲
第一阶段:
FPGA的工艺结构及其特点;
FPGA设计方法及思想,及在工程开发中FPGA芯片的选型策略及原则;
FPGA设计流程教学,围绕开发工具进行;
第二阶段:
Verilog HDL基本结构、数据类型、赋值语句及块语句等;
Verilog HDL实现组合逻辑电路;
Verilog HDL实现时序逻辑电路;
Verilog HDL设计技巧;
第三阶段:
task和function的应用;
调用系统任务和常用编译预处理语句;
Top-Down设计思想训练;
可综合风格的RTL设计;
第四阶段:
有限状态机FSM设计思想;
状态机编码学习,对照不同编码风格;
状态机的设计风格;
状态机验证;
第五阶段:
在线逻辑分析仪ChipScope/SignalTap的原理及使用方法、技巧;
嵌入式内核MicroBlaze/NoisII的原理及使用方法、技巧;
ChipScope/SignalTap应用实验;
授课方法
FPGA培训初级研修班采用理论与上机实践同步的专题讲解,结合交流、讨论、案例分析等互动的方式。
联系人:王先生
电话:010-62670708
邮箱:fpga@zxopen.com
网站:www.zxopen.com
您需要登录后才可以回帖 登录 | 注册

本版积分规则 发表回复

  

北京盛拓优讯信息技术有限公司. 版权所有 京ICP备16024965号-6 北京市公安局海淀分局网监中心备案编号:11010802020122 niuxiaotong@pcpop.com 17352615567
未成年举报专区
中国互联网协会会员  联系我们:huangweiwei@itpub.net
感谢所有关心和支持过ChinaUnix的朋友们 转载本站内容请注明原作者名及出处

清除 Cookies - ChinaUnix - Archiver - WAP - TOP