免费注册 查看新帖 |

Chinaunix

  平台 论坛 博客 文库
最近访问板块 发新帖
查看: 3111 | 回复: 4

SMP中CACHE 一致性是不必要的? [复制链接]

论坛徽章:
0
发表于 2010-10-15 22:59 |显示全部楼层
见量化研究方法  甚至为了一致性连指令的序都强制了
从处理事物的角度看 处理器间并没有指令级的序列的需求 线程级别并行就是各干各的事情
当然也有锁的需求用来同步 我觉得在访问同一内存的时候软件显式同步就好了.为什么一定要硬件CACHE来同步?

论坛徽章:
0
发表于 2010-10-16 01:19 |显示全部楼层
访问同一内存的时候软件显式同步就好了...
epegasus 发表于 2010-10-15 22:59



    在目前的技术条件下,速度如何保证?

论坛徽章:
0
发表于 2010-10-16 10:38 |显示全部楼层
成本考虑罢了,性价比。

论坛徽章:
0
发表于 2010-10-16 13:56 |显示全部楼层
不同的场景需要不同的方式。我用的TILEPro多核平台上是支持程序员选择的,分配内存时可以指定是cache coherent方式还是incoherent方式。

目前绝大多数多核平台都是用共享大Cache的方式,只有一级Cache是独立的,所以天然就是coherent的。

论坛徽章:
0
发表于 2010-10-16 14:00 |显示全部楼层
补充两句,对于分布式Cache,只读数据每个核独立Cache往往是最优的结果,而需要修改的共享数据,是否需要硬件上自动cache一致性就不那么直观的:如果是动态修改的查找表(如FDB),有可能需要硬件上的一致性,否则程序会很难设计,因为如果没有这个一致性,一定要有另一种同步机制,但频繁地同步会使效率下降很多;而如果是流水式的,例如一个核处理完一大块数据再统一交给另一个核做其它处理,则软件控制一致性又更好一些。
您需要登录后才可以回帖 登录 | 注册

本版积分规则 发表回复

  

北京盛拓优讯信息技术有限公司. 版权所有 京ICP备16024965号-6 北京市公安局海淀分局网监中心备案编号:11010802020122 niuxiaotong@pcpop.com 17352615567
未成年举报专区
中国互联网协会会员  联系我们:huangweiwei@itpub.net
感谢所有关心和支持过ChinaUnix的朋友们 转载本站内容请注明原作者名及出处

清除 Cookies - ChinaUnix - Archiver - WAP - TOP