PCI设备数据传输问题

garyv

请问：PCI设备使用DMA透过PCI接口向内存读写数据时，能实现CPU侧Cache和Memory数据的同步吗？我在有的资料上看到是可以的，但我印象中：外设访问内存时，访问的内存区域必须设置为None cachable属性的，请问怎么理解。

EZWORD

也想知道，帮顶

smalloc

看的什么资料可以贴出来

snail_314

回复 1# garyv


    不矛盾。关于后者，需要设置成Non-cachable的地址不是device试图访问的dram，而是外设自己的address map，需要将外设对应的地址空间映射的页表设置成non-cachable并不是“外设访问内存”的因果。而是让cpu能正确读写访问外设的因果，否则数据写不到device上，会被cache在cpu内部。

snail_314

我觉得很多人都爱把地址空间(address map)和内存(dram)搞混。内存(dram)是存储介质，就是我们说的128m，256m的内存条。而讨论地址空间时，其实是指cpu有32或者64根'地址线'，所以cpu能访问2^32或2^64个有不同'地址'标支的物体。那么除了内存(dram)外，外设(device)的资源(registers, device memory)也在这2^32或2^64这么大的地址空间中。大家地位平等，都是占有这么大的地址空间的某一部分。设置Non-cachable是将某一段地址空间设置为Non-cachable，而非一定是将“由内存(dram)占有的那一段地址空间”设置成non-cachable。

帅绝人寰

谁说必须non-cachable的？  那只是针对 不提供cache-coherency 的arch。

x86上的DMA memory就是cachable的。

accessory

"x86上的DMA memory就是cachable的。"???

LS确定?

garyv

回复 2# EZWORD



    我看的资料是王齐编著的《PCI Express体系结构导读》，我正看到了DMA这部分，里面确实讲了x86和powerpc两种体系结构可以由硬件做cache-memory一致性操作。王齐对powerpc体系相当熟悉。

    谢谢大家的解释，我很认同snail_314 的观点。

EZWORD

回复  EZWORD



    我看的资料是王齐编著的《PCI Express体系结构导读》，我正看到了DMA这部分，里面 ...
garyv 发表于 2010-08-27 11:26

    恩，下要学习下，这本书哪里有呀?