12 / 2 页

论坛徽章:: 0

11楼 [报告]

发表于 2009-10-28 15:34 |只看该作者

原帖由 chenda0.03 于 2009-10-26 13:46 发表
我的看法跟4楼相同，应该是措辞有问题，作者的原话是这样的：“这就阻止了cpu又将registers，cache中的数据用于去优化指令，而避免去访问内存”，真正的意思应该是：“这就阻止了cpu‘去访问cache而不访问内存’”。

内存屏障解决的是load/store的乱序问题，不是cache一致性问题，cache一致性问题由cache snooping协议保证，intel x86的规范是MESI

实战分享：从技术角度谈机器学习入门| 【大话IT】RadonDB低门槛向MySQL集群下战书 | ChinaUnix打赏功能已上线！ | 新一代分布式关系型数据库RadonDB知多少？

Solaris12

白手起家

论坛徽章:: 0

12楼 [报告]

发表于 2009-10-28 15:37 |只看该作者

原帖由 epegasus 于 2009-10-27 10:38 发表
之上这个对于IA32应该没意义,见另一个帖子里的:
intel的是
3. Stores are not reordered with older loads.

再一个问题,我们说多处理器上应该有保证各个cache一致性的方法.那么一致性不应该是需要内存屏障 ...

某些x86处理器不是这样的，最新内核上，读写内存屏障在x86上都做了实现