关于mpc8548通过upma去控制nand flash的微码ram配置

againyuan

关于mpc8548通过upma去控制nand flash的微码ram配置

我看了文档的步骤如下

1 配置br和or寄存器，配置br相应的物理地址phy。
2 配置upm的64个word。
3 run upm相应的区域，比如0x8,0x10等等。

现在出现的问题是：
当配置完第1步骤后，val=*(volaile unsigned char *)phy的时候，出现异常，然后死机。
当配置完第2步骤后，要置mamr寄存器的0，但是重新读mamr的时候，mamr等于0x3f。

请问以上2个步骤是什么原因造成的？
谢谢

superfight

没接触过8548~

不过会不会是MMU的关系~ 访问了越界地址造成的错误?~

againyuan

找到原因了，因为upm table没有写入到mpc的ram array中。
要判断mad是否自动加1后才能继续写入下一个word。

1 新的问题又出现了，请问一下upm word中last bit是什么意思？

2 假如写入命令的upm mad=0x8用的是64个word中的一个，
  那么mxmr【op】=11的时候，是不是就只产生0x8这个word的时序？
  会自动顺序运行下一个word的时序，直到一个word的last位为1呢？

请教，谢谢！

againyuan

好的，现在又出现一个问题，关于GPL2/OE这个引脚。
对nand进行读数据的时候，先发送命令，然后地址，然后读结束命令。然后polling R/B的状态为ready后，GPL2需要拉低nand的RE引脚，然后数据从数据线IO(0-7)输出了。

d0 = *（volatile unsigned char *）NAND_BASE；
d1 = *（volatile unsigned char *）NAND_BASE；
d2 = *（volatile unsigned char *）NAND_BASE；
d3 = *（volatile unsigned char *）NAND_BASE；
但是GPL2拉低nand的RE引脚一次，然后数据从数据线IO(0-7)读出
这个过程应该是ram word重复的,那么如何判断当前读的是哪次GPL2拉低的？


GPL2/OE在GPCM模式下，应该只要读取ppc的bank就能触发GPL2/OE为低的。
GPL2/OE在UMP模式下，通过ram word触发GPL2/OE为低，但是读取数据的时候如何控制呢？

againyuan

没有人懂upm吗

就是说upm时序通过gpl2拉低nand的re，拉低一次，可以读取一个字节。但是我怎么去判断哪个时刻gpl2拉低了re呢？