并口扩展GPIO问题（急，在线等答案）

neilshi

最近公司有个项目需要将pc的并口扩展为通用GPIO功能。
并口有8根数据线，D0-D8。这8根数据线中有两根需要作为输入，另外8根作为输出。

但目前我手头的资料来看，

设置0x378+2的bit5可以控制作为输入输出
outb((inb(0x378+2)|(1<<5)),0x378+2);

但是有个问题是，这样的话就将8根数据线都作为了输入管脚。

如何配置才能使各个管脚的输入输出互不影响呢？

前几天没考虑到这个问题，现在方案都定了，要是解决不了我死定了。望高手解答