在网卡驱动中，如果MAC发送的数据过快，是否会导致PHY的fifo溢出？

xpl

对于网卡，数据从MAC发数据，通过PHY向网络发数据包。

在MAC向PHY发送的过程，如果MAC发送的数据过快，是否会导致PHY的fifo溢出？

MAC和PHY之间是否会有一个同步的过程？

Godbach

原帖由 xpl 于 2009-4-3 16:07 发表
对于网卡，数据从MAC发数据，通过PHY向网络发数据包。

在MAC向PHY发送的过程，如果MAC发送的数据过快，是否会导致PHY的fifo溢出？

MAC和PHY之间是否会有一个同步的过程？

网卡芯片中没有这部分的介绍吗？

xpl

没有找到。


我目前碰到一个问题。我怀疑是这部分的原因，但是不能确定。

Godbach

原帖由 xpl 于 2009-4-3 16:30 发表
没有找到。


我目前碰到一个问题。我怀疑是这部分的原因，但是不能确定。

FIFO有多大啊。PHY的收发器的速度和你MAC发送的速度各有多大啊

xpl

PHY 的速度设置成10M

MAC的我没找到哪里能够设置速度的

发现反复发送数据包，在发送一段时间后，网卡不再发送数据包了，查看MAC的寄存器，状态都对，显示正在发送，所以，怀疑是不是MAC发送的太快，PHY溢出了。

Godbach

原帖由 xpl 于 2009-4-3 17:01 发表
PHY 的速度设置成10M

MAC的我没找到哪里能够设置速度的

发现反复发送数据包，在发送一段时间后，网卡不再发送数据包了，查看MAC的寄存器，状态都对，显示正在发送，所以，怀疑是不是MAC发送的太快，PHY溢 ...

MAC的发包速率，你可以统计出来吧

Solaris12

原帖由 xpl 于 2009-4-3 16:07 发表
对于网卡，数据从MAC发数据，通过PHY向网络发数据包。

在MAC向PHY发送的过程，如果MAC发送的数据过快，是否会导致PHY的fifo溢出？

MAC和PHY之间是否会有一个同步的过程？

FIFO overrun一般都是硬件的bug.

你可以查看一下ring上descriptor的状态，看看是不是所有的descriptor都被hardware所拥有。

xpl

原帖由 Solaris12 于 2009-4-3 20:30 发表


FIFO overrun一般都是硬件的bug.

你可以查看一下ring上descriptor的状态，看看是不是所有的descriptor都被hardware所拥有。

我只是测试了发送，并没有接收。
从mac看，descriptor的状态是正在发送，但是一直等待不到发送完成。
这个问题困扰了我很久，后来我怀疑是PHY出问题了，查看了PHY的寄存器(通过MDIO读取的)，发现出现了 FIFO ERROR

PHY的手册上写的是当出现 override 或者underrun的情况下会出现fifo error


请问通常出现这种错误的时候，是什么原因呢？ 如何处理呢？

谢谢

emmoblin

太开了肯定得益处。