- 论坛徽章:
- 0
|
公司名称:Tilera Corp
公司地址:2333 Zanker Road, San Jose, CA,USA
公司网站:www.tilera.com
公司创办人: Anant Agarwal, Vijay Aggarwal
公司管理团队:www.tilera.com/company/management.php
芯片名称:Tile64
多核数:64
芯片价格:$400
功耗:30瓦
工艺:90纳米
主频:750M赫兹
流片:TSMC(台积电)
指令集:MIPS变种
硬件线程:1(或者说不支持硬件多线程)
线程调度:无(NONE)
发射(Issue):3
乱序执行(Out of Order Execution):支持
每秒执行最大指令: 144000
内存结构:非cache-coherent。(TilePro64和TilePro36支持DDC技术的cache coherence)
L1数据缓存:8k
L1指令缓存: 8k
L2缓存:4M
L3缓存:无( TilePro64和TilePro36支持DDC技术的虚拟L3缓存技术)
内存控制器数目:4
内存类型:DDR2
内存带宽:64位
PCI-E:2个4Lane。
在连接架构方面,Tile64采用的是类似AMD HyperTransport的点对点网状架构,CPU内部的64个核心排成8×8阵列,每个核心都可以同其他的核心交换数据,而CPU核心同时也充当控制节点的功能,可以向周边的四个核心转送运算数据。而每两个核心之间的总线连接相当快速,传输带宽可以达到500Gbps,整个处理器的内部总带宽达到 32Tbps的惊人水平。显然,高速总线能够大大提升多核之间的协作,以满足关键路由器等高负载的任务处理。
Tile64的每个核心都拥有自己的高速缓存资源,它们包括16KB的一级缓存(指令、数据各占8KB),二级缓存为64KB,同SUN UtraSparc T2类似,Tile64的每个核心都可以独立运作,因此从理论上说,一枚Tile64处理器可以运行64个独立的嵌入式系统,当然这在实践中一般都不会采用。
Tile64整合了4个DDR2内存控制器,这让它能够拥有宽裕的内存带宽。而为了满足视频会议系统、高清机顶盒的需要,Tile64处理器还具备强大的视频编码能力,例如在视频会议设备中,Tile64可以同时编码8个2Mbps码率的标准视频流,保证多人视频交流的畅通性;若应用于机顶盒领域,Tile64则可以胜任2个7Mbps码率的720p高清视频流或1个20Mbps码率1080p高清视频流的实时编码工作,可很好地满足上述设备对视频编码性能的需要。另外,Tile64平台提供良好的编程支持,程序员可以轻松上手,开发出能支持64核高效协作嵌入系统。
专用途设计让Tile64非常节能,它的每个核心仅消耗300毫瓦的能源,64核加上周边部件共计耗能低于20瓦,只要简单的被动散热器足可保障 Tile64平台的稳健运作。值得称道的是,Tile64处理器目前已经开始出货,它的平均售价为435美元(每万颗为单位),3Com、Top Layer、Codian、GoBackTV等厂商已开始在自己的产品中采用该款处理器。 |
|