《Interrupt in Linux（硬件篇）》（1楼有更新 2008.5.3）

zx_wing

原帖由 minifish 于 2008-5-3 09:08 发表
牛蛙的超牛作品，顶！
顺便问一个弱智问题：
你说的那个IMR置位的情况下，仍然会IRR有效，是从哪里看到的？
还有对于Edge中断，IO-APIC和Local APIC各自会pending一个，这个是从哪里看到的？

>>还有对于Edge中断，IO-APIC和Local APIC各自会pending一个，这个是从哪里看到的？
对于APIC，IRR和ISR都在LAPIC中，所以只会在LAPIC中pending。
见x86 spec 3A卷第八章8.8.4节

jazy333

您的PDF在我这里看都是倒影！！！

zx_wing

不会吧，我试了两个PDF reader都是对的。

minifish

原帖由 zx_wing 于 2008-5-3 12:08 发表

>>对于APIC，IRR和ISR都在LAPIC中，所以只会在LAPIC中pending。
>>见x86 spec 3A卷第八章8.8.4节

我第一次听anthony说的，我以为你知道来源的。

minifish

原帖由 bluesky_jxc 于 2008-5-3 11:29 发表
copy from 8259 spec:
"Interrupt Request Register (IRR): 8-bit register which
contains the levels requesting an interrupt to be acknowledged.
The highest request level is reset from
the IRR wh ...

多谢！
但是对于pending两个的说法，我还是有点不理解。
你说的这种情况，我觉得实际上是只pending了一个“待处理”中断，因为另一个已经在处理了。
From SDM 8.8.4:
IF more than one interrupt is generated with the same vector number, the local APIC can set the bit for the vector both in the IRR and ISR.
就是这句话说的不太清楚。
假设这样子，eflags.if=0
然后同样的vector来了三个中断，那么IRR和ISR是怎样的状态呢？
都是1，那么ISR的状态跟它本身代表的含义是不符的，或者这是一种特殊情况？

wdkzdom

顶了再看~~

zx_wing

原帖由 minifish 于 2008-5-5 09:13 发表

多谢！
但是对于pending两个的说法，我还是有点不理解。
你说的这种情况，我觉得实际上是只pending了一个“待处理”中断，因为另一个已经在处理了。
From SDM 8.8.4:
IF more than one interrupt is gene ...

对，ISR、IRR对应bit都为1。
不能光从名字上推断一个寄存器的功能，虽然大部分时间名字代表功能，但不一定能代表所有功能。

nicsky

顶一个....................................

zx_wing

原帖由 minifish 于 2008-5-5 08:59 发表


我第一次听anthony说的，我以为你知道来源的。

哎哟，还是熟人哦。
那你私下msn我就好了嘛，在这里challenge，说错很丢人

SCvsCS

我也看着全是倒影，centos5.1, 使用evince。
建议把word文档一起放上来，我用openoffice打开算了