免费注册 查看新帖 |

Chinaunix

  平台 论坛 博客 文库
最近访问板块 发新帖
查看: 3519 | 回复: 6
打印 上一主题 下一主题

我快疯了....嵌入式复位电路设计 [复制链接]

论坛徽章:
0
跳转到指定楼层
1 [收藏(0)] [报告]
发表于 2007-01-30 22:39 |只看该作者 |倒序浏览
各位大牛:
      我现在在做intel ixp425设计,芯片采用双电源供电,1.3V和3.3V,一般情况下,上电复位的RST信号,3.3V要迟于1.5V有效,他们至少相差10ns左右。。
    所以能不能推荐一款延迟芯片或实现方法,使得3.3V的复位迟于1.5v的复位。
   
    各位大牛,帮帮忙啊,一般是怎么实现的..我快疯了。.

论坛徽章:
0
2 [报告]
发表于 2007-01-31 13:06 |只看该作者
有具体的延迟电路的,我记得Howard Johnson的《高速数字设计》中提到。

论坛徽章:
0
3 [报告]
发表于 2007-01-31 23:19 |只看该作者
见《高速数字设计》中文版142页,里面涉及到一个蛇形走线,可人为做出延迟。不知道那样的设计符不符合你的要求。

论坛徽章:
0
4 [报告]
发表于 2007-02-01 11:32 |只看该作者
非常感谢楼上的朋友!

因为我设计的是低速度板,用走线的方式实现延迟,效果很不明显,不知道朋友知道不知道,有什么片子可以实现确定延迟的?

论坛徽章:
0
5 [报告]
发表于 2007-02-01 12:44 |只看该作者
刚听到一个朋友说的,说是用一个或几个非门之类的电路接起来,具体延迟时间可以查一下芯片的datasheet。这种方法在低速的情况下应该可以的,如果有cpld的话,那在cpld里编程实现更好。而且10ns,时间太短了,见到的网上的延迟器件一般是以us为单位的 。

[ 本帖最后由 sep 于 2007-2-1 12:49 编辑 ]

论坛徽章:
0
6 [报告]
发表于 2007-02-04 10:55 |只看该作者
非常感谢楼上的。。。我再试试。

论坛徽章:
0
7 [报告]
发表于 2007-03-07 09:35 |只看该作者
这个不太懂,我想大于10ns的延迟一个阻容延迟加个整形电路也就可以了吧?用得着那么复杂?
您需要登录后才可以回帖 登录 | 注册

本版积分规则 发表回复

  

北京盛拓优讯信息技术有限公司. 版权所有 京ICP备16024965号-6 北京市公安局海淀分局网监中心备案编号:11010802020122 niuxiaotong@pcpop.com 17352615567
未成年举报专区
中国互联网协会会员  联系我们:huangweiwei@itpub.net
感谢所有关心和支持过ChinaUnix的朋友们 转载本站内容请注明原作者名及出处

清除 Cookies - ChinaUnix - Archiver - WAP - TOP