免费注册 查看新帖 |

Chinaunix

  平台 论坛 博客 文库
12
最近访问板块 发新帖
楼主: 幽云十八
打印 上一主题 下一主题

[RAID与磁盘阵列] 今天看到惠普P10000的相关介绍,有点不明白……求指教!~ [复制链接]

论坛徽章:
0
11 [报告]
发表于 2011-09-11 00:37 |只看该作者
1、HDS的VSP并没有取消控制缓存和数据缓存分离技术,而且还进行了优化。
2、“EMC VMAX一出来后,HDS发现即使采用技术还是在综合性能上拼不过EMC VMAX”,这话不知从何说起,呵呵!

论坛徽章:
0
12 [报告]
发表于 2011-09-12 21:53 |只看该作者
不太清楚控制器搞那么大缓存干嘛??
通常控制器有2G内存足以,其他都用作数据缓存

论坛徽章:
0
13 [报告]
发表于 2011-09-13 12:42 |只看该作者
不太清楚控制器搞那么大缓存干嘛??
通常控制器有2G内存足以,其他都用作数据缓存
saintdragon 发表于 2011-09-12 21:53



    有道理...     存放元数据索引?

论坛徽章:
0
14 [报告]
发表于 2011-09-13 13:24 |只看该作者
Symmetrix的Cache 分配原理:http://blog.sina.com.cn/symmetrix
  
简单来说CODE将Cache分成三大块.

   1.Common Area

    内部使用的区域,包含了内部使用的buffers和表.

   

    如果一个存储系统本身就没多大的Cache,然后这块占了一大部分,最后留下给客户的主机能使用的Cache才一点.在中端入门存储上倒也真有.



   2.Device Tables

    每一个逻辑卷都会对应该区域的一个表,可以通过这个表快速查询一个track在cache slot中的地址.





   3.Cache Slots

    用户数据的实际存放空间.

论坛徽章:
0
15 [报告]
发表于 2011-09-20 17:35 |只看该作者
很久不做技术工作,以下说法纯属印象,可能不太准确。

首先存储设备控制和数据两部分工作在逻辑上都是分开的。比如中端的IBM/DS,HDS/AMS,HP/EVA。

控制指的是用户管理和存储管理,用户界面的管理比如响应外部用户管理的需求,提供一个嵌入式的WebServer,修改配置之类,这部分都是类似通用CPU和操作系统,必须有自己的内存(或Cache)。存储的管理可能包括RAID组、卷、LUN、快照、复制、ThP等等,这里可能有自己独立的CPU,存放各种元数据的内存(Cache)。
数据部分主要是IO处理、RAID校验之类底层的工作,也需要CPU和较大的数据Cache。

不同厂商的实现很不一样,有些控制和数据的处理器是分开的,像HDS/USP,我叫它“半软”,但是VSP和USP架构是不同的。
有些是合用的,如EMC/CX,完全是通用CPU和通用操作系统实现的,可以叫它“纯软”,大部分国产品牌应该都是的,成本低;
还有一些控制用通用CPU,数据用ASIC之类,比如HP/3Par,IBM/DS,是“偏硬”的,但是不可能有“纯硬”的。

总体上各家的阵列都越来越软,因为通用CPU性能越来越强,开发生产成本低,但是大家一般还是认为“硬”的更有特色,更高端。

内存逻辑上肯定是控制和数据分开的,有些在数据内存里面还要划分“读/写/镜像”三种。但是在物理上,可能是放在一起的,如HP/EVA,EMC/CX/DMX。

标榜自己比较“硬”的产品如IBM/DS,HDS/AMS,HP/3Par肯定都是两种Cache分开的,一般这类的都喜欢吹嘘性能,比如SPC-1测试一般都是它们在玩。

以前HDS/USP一直很“硬”,现在也开始变软了,原来处理器是分开的,而且都是RISC/ASIC之类,Cache也分开,现在CPU统一为XEON,Cache也统一了。

Cache分开的优点就是控制数据流和IO读写数据流的路径可以分开,这样可以提升总体带宽,尤其在混合负载环境下,一个大的数据包长时间占用cache总线,那么小IO的控制信息也被堵塞了。分开后,IO控制信息可以先传输,磁盘可以分头组织数据读写。数据Cache的带宽都是非常大,控制信息的带宽较小。
打个比方,同样4车道的公路,如果大客车/集卡和小轿车都不分车道,高峰时总体速度肯定较低,如果都规定专用车道,虽然有时候会出现车道空闲,但是高峰时不容易堵死。

BTW,打个广告,招聘系统集成工程师,有意者发简历ffaatt@163.com

论坛徽章:
0
16 [报告]
发表于 2011-09-20 17:36 |只看该作者
这是3Par解释cache分开的好处的Slide。

论坛徽章:
0
17 [报告]
发表于 2011-09-20 17:41 |只看该作者
USP在多节点的时候是成对配置控制器的。
3Par也是成对配置,但是一旦有节点损坏,它可以重新配对,可能这样造成了控制cache设计的困难。
另外现在的存储附加功能太多,如Thp,动态优化,快照复制等,对控制Cache消耗很大。
从功能上说,控制Cache大是好事,如果一个高端硬盘的主要资源只用在数据IO上,那这个高端就名不副实了,性能和容量问题其实在中低端就解决了。高端是用来管理、保护和优化的。

论坛徽章:
0
18 [报告]
发表于 2012-05-23 10:40 |只看该作者
对于存储来说,主机的IOPS高,而后端disk的IOPS低,这样就造成数据流在传输过程中前后不对等而产生瓶颈,3par每个node都会有专门的CC和DC,分别处理控制信号处理和数据流处理,这样可以提高Storage整体的Performance

论坛徽章:
0
19 [报告]
发表于 2012-05-23 11:40 |只看该作者
回复 16# ffaatt


    居然有3par asic,加成本,这个开发成本不知道怎么算,hehe
您需要登录后才可以回帖 登录 | 注册

本版积分规则 发表回复

  

北京盛拓优讯信息技术有限公司. 版权所有 京ICP备16024965号-6 北京市公安局海淀分局网监中心备案编号:11010802020122 niuxiaotong@pcpop.com 17352615567
未成年举报专区
中国互联网协会会员  联系我们:huangweiwei@itpub.net
感谢所有关心和支持过ChinaUnix的朋友们 转载本站内容请注明原作者名及出处

清除 Cookies - ChinaUnix - Archiver - WAP - TOP