pci64bit 地址配置

moon146

最近需要x86平台上支持大量pcie设备，每个设备需要映射近百兆内存到x86的pci空间。
基于此需要采用pci64bit地址配置。

现有一个实验设备
x86上pci 主桥下分出一个pcie桥，接上面种类的一个pcie设备。只有一个该设备，所以bios的32bit空间足够分配，使用起来没有问题。

下面进行了pci64bit地址分配试验
修改pcie设备配置，使其成为64bit设备
主桥总线号0
分出的pcie桥分得总线号2

在bios启动后
我在fixup.c中配置pcie桥
base memory limit memory是对应32bit地址总线的，由bios配置，没改
prefetch base memory 和 prefetch limit memory，我配置到0x2，0000，0000 - 0x2，ffff，ffff

配置pcie设备
bar0 4k不支持prefetch，没有修改，让其映射到4G空间内
bar1 8M支持prefetch，修改，让其映射到0x2，0000,0000 - 0x2,007f,ffff
bar2 64M支持prefetch，修改，让其映射到0x2,0400，0000 - 0x2,07ff，ffff
64bit只有3个bar

完成后，用查看/proc/iomem信息，按照我分配的没有问题
bus2分配空间是0x2，0000，0000 - 0x2，ffff，ffff
pcie设备
bar1 8M分配到0x2，0000,0000 - 0x2,007f,ffff
bar2 64M分配到0x2,0400，0000 - 0x2,07ff，ffff

出现的问题：
用nocache_ioremap（）将bar1 0x2，0000,0000 - 0x2,007f,ffff和bar2 0x2,0400，0000 - 0x2,07ff，ffff映射到x86内核虚拟空间后访问不正确，不能正常读写。
写入0xaaaaaaaa，读出来是0xffffffff

在pci32bit地址情况下是正确的。

请教各位高手，是不是还少了哪些地方没有配置，或者我的配置有误？
缺少pci64bit地址的知识，网上也比较少，看手册也实在看不出什么。
谢谢

moon146

补充，采用的是linux-2.6.37内核，x86_64
谢谢

embeddedlwp

moon146 发表于 2012-02-18 20:16
补充，采用的是linux-2.6.37内核，x86_64
谢谢

既然bar1，bar2支持prefetch,那你改成ioremap()试试呢？

moon146

static inline void __iomem *ioremap(resource_size_t offset, unsigned long size)
{
        return ioremap_nocache(offset, size);
}
看上去，两个是一样的

embeddedlwp

回复 4# moon146


    如果问题解决了，就share一下啊，帮你顶了！

草原上的蚂蚱

谢谢楼主分享！

embeddedlwp

回复 1# moon146


这位大侠有没有解决问题啊，解决了就分享一下啊


   

moon146

触发linux内核的机制，重新把pci设备扫描一遍，就可以了。

embeddedlwp

moon146 发表于 2012-02-29 12:28
触发linux内核的机制，重新把pci设备扫描一遍，就可以了。

为什么重新遍历一遍就可以了呢？

moon146

如前直接配置桥，不对，重新扫一遍，用内核机制来配置，同时也设定了相关的资源。