flash驱动，#CE,#WE,#OE等引脚疑问

bespecial

我现在在看uboot源码，里面有cfi flash源码。
看了之后，有一些疑问：

源码里面怎么没有对#CE,#WE,#OE的操作。
比如说要 查询“QRY”，其直接就是直接使用command：向一个地址写入一个数据
然后，就是从指定地址中读取值。

这其中不需要对#WE,#OE操作吗？

按照我的理解，写直接要将#WE引脚拉低吧，读取数据时，先将#OE引脚拉低吧。

这个不知道我哪里知识体系有缺陷？这要怎么理解？

bespecial

补充一个问题，chipwidth  portwidth 怎么理解？

crifan

回复 1# bespecial


    之前虽然简单总结了一下CFI Flash：CFI（Common Flash Interface）详解
不过倒没有对CFI细节详细研究。

关于引脚问题拉低拉高等动作，则很可能是通过硬件上的flash controller去直接操作的，所以代码上没有体现。

关于位宽等内容，可参考：编写uboot下Nor Flash驱动的注意事项

bespecial

回复 3# crifan
谢谢！
之前，读过。

硬件上有flash controller的话，应该有代码向controller写值，来控制相应的引脚高低电位。

我就是在代码上没有看到这样的操作。

我在想，是不是其内部自动控制的。



   

liuiang

这是微计算机接口技术课程里面介绍的。

简单的说，#WE和#OE是处理器根据执行的指令进行拉低拉高的，如果处理器接口与flash接口不一致，则需要硬件工程师通过一些硬件逻辑进行接口粘合。

#CE则一般是硬件工程师通过地址译码进行的连接。

你说的那种情况，实际上是把这些信号接到GPIO口上，用软件模拟flash访问时序，这种情况一般在很低端的系统或者外围地址空间容量有限的时候会采取的一些技巧。

bespecial

回复 5# liuiang


    谢谢，回复很赞。


这些flash接口，的确是与cpu直接由CPU控制的，不是有gpio控制。

下载了，你提到的书籍，看了其中一章，有了一些理解。
模电数电很差，理解不透彻。

Embedded_yz

回复 6# bespecial

关于CFI 驱动里 port_width和chip_width的理解：

port_width指的是Flash的位宽,即Flash一次能够处理的最小数据单元
chip_width是Flash使用的mode,具体要查看Flash的硬件原理图BYTE#[47]引脚

例如:
CPU:s3c2440
Flash:AM29LV160DB

port_width=0x10.一共有16根数据线
chip_width=0x10,Flash BYTE#拉高,Flash选择WORD模式
   

hk2305621

回复 3# crifan


    http://www.crifan.com/bbs/  好像是你自己的 bbs 吧.

crifan

回复 8# hk2305621


    是的，最近刚弄的。