请问CPU里面有没有减法电路呀

liuqionline

我记得微机原理里面说，减法是转换成补码的运算的 ，
比如 2-3，就转换成2加 -3 的补码
可是我用DEBUG命令查看编译后的可执行文件，并没有把减法转换成加法。

这是为什么，多谢！

liuiang

一般来说，指令与逻辑并非一一对应的，比如ALU单元，一个逻辑单元支持很多操作。

处理器对外提供很多条指令，但内部实现可能都是同样一个工作单元。

对于减法问题，虽然处理器提供加法和减法两条指令，但是由于一个处理器一般不会同时运行加法和减法两条指令（指令顺序执行），

所以他们公用一个加法单元，在处理器内部，减法指令只是加法的一个小变型。

cjaizss

指令是指令
减法和加法可以共用一个电路

zhou619691049

有， 一般可以用编程实现

_Rayx

对于硬件一点都不懂，看大神们回复有压力啊。

justmao945

整数补码表示法，sub内部是将负数转换成其相反数（取反+1）之后使用加法器电路～～学了点verilog果然有点用

linlams

编译器生产的汇编指令（机器指令），处理器内部译码后，由ALU执行。  在RISC结构中，为了降低die size,很多占用资源较大都会精简，如除法

Ager

liuqionline 发表于 2012-08-27 12:10
我记得微机原理里面说，减法是转换成补码的运算的 ，
比如 2-3，就转换成2加 -3 的补码
可是我用DEBUG命令查看编译后的可执行文件，并没有把减法转换成加法。.

汇编指令属于指令集范畴（ISA），“减法是转换成补码的运算的”那是属于Microarchitecture范畴，后者是前者的实现。

muggle336

这个要看具体CPU吧？从P6开始不是把汇编指令打碎了分解成更细小的RISC语句执行么？所以现代CPU也不是那么原汁原味了。