关于网卡data sheet

chishanmingshen

要完全理解网卡驱动代码，不仅仅看懂X_main.c文件，

从data sheet我们应该获取或理解哪些？

结合实际说明，就针对82599的data sheet吧！


update1：
问题见14楼：

    请问
    1：看82599就没有用到IORESOURCE_IO，是不是高级的都只用IORESOURCE_MEM了啊？看旧的网卡会同时用这2种资源！
   
    2：比如网卡寄存器空间大小是否等于pci_resource_len(pdev, 0)取得的空间大小？跟PCI标准规定的每个设备的配置寄存器组最多256字节的连续空间有和关系？？？
    感觉网卡寄存器空间是pci配置寄存器组的一部分，所以应该小于256-64个字节？？？或者网卡寄存器空间是另外的一个独立空间？

   3：data sheet提到的signature filters和perfect filters是什么意思？
   提到signature filters可以用4k-2个，perfect filters可以用8k-2个。




谢谢！！

瀚海书香

回复 1# chishanmingshen
这个貌似不太现实。因为大部分对驱动的改动都是针对性的，很难能说清楚每一个细节，除非是做网卡的厂商，比如intel等，他们会对这个比较透。

   

chishanmingshen

我没问那么深，呵呵。

我的意思是从data sheet能获取哪些基本的信息，比如网卡寄存器的offset这种信息。

回复 2# 瀚海书香


   

daniel_11

回复 3# chishanmingshen
要从datasheet了解硬件的基本特性，我觉得最重要的就是相应的寄存器列表。


   

jeppeter

回复 1# chishanmingshen


    我这里举个例子，只说明寄存器与SPEC之间的对应关系，
    我这里用的代码是从这里igxbe source code下载的，我这里的SPEC是从82599 dev manual
    下载的，这里只用 ixgbe_intr来说明。

1. 
   
2. /**
   
3. * ixgbe_intr - legacy mode Interrupt Handler
   
4. * @irq: interrupt number
   
5. * @data: pointer to a network interface device structure
   
6. **/
   
7. static irqreturn_t ixgbe_intr(int irq, void *data)
   
8. {
   
9.         struct ixgbe_adapter *adapter = data;
   
10.         struct ixgbe_hw *hw = &adapter->hw;
    
11.         struct ixgbe_q_vector *q_vector = adapter->q_vector[0];
    
12.         u32 eicr;
    
13. 
    
14.         /*
    
15.          * Workaround for silicon errata #26 on 82598.  Mask the interrupt
    
16.          * before the read of EICR.
    
17.          */
    
18.         IXGBE_WRITE_REG(hw, IXGBE_EIMC, IXGBE_IRQ_CLEAR_MASK);
    
19. 
    
20.         /* for NAPI, using EIAM to auto-mask tx/rx interrupt bits on read
    
21.          * therefore no explicit interrupt disable is necessary */
    
22.         eicr = IXGBE_READ_REG(hw, IXGBE_EICR);
    
23.         if (!eicr) {
    
24.                 /*
    
25.                  * shared interrupt alert!
    
26.                  * make sure interrupts are enabled because the read will
    
27.                  * have disabled interrupts due to EIAM
    
28.                  * finish the workaround of silicon errata on 82598.  Unmask
    
29.                  * the interrupt that we masked before the EICR read.
    
30.                  */
    
31.                 if (!test_bit(__IXGBE_DOWN, &adapter->state))
    
32.                         ixgbe_irq_enable(adapter, true, true);
    
33.                 return IRQ_NONE;        /* Not our interrupt */
    
34.         }
    
35. 
    
36.         if (eicr & IXGBE_EICR_LSC)
    
37.                 ixgbe_check_lsc(adapter);
    
38. 
    
39.         switch (hw->mac.type) {
    
40.         case ixgbe_mac_82599EB:
    
41.         case ixgbe_mac_X540:
    
42.                 if (eicr & IXGBE_EICR_ECC) {
    
43.                         e_info(link, "Received unrecoverable ECC Err,"
    
44.                                "initiating reset.\n");
    
45.                         adapter->flags2 |= IXGBE_FLAG2_RESET_REQUESTED;
    
46.                         ixgbe_service_event_schedule(adapter);
    
47.                         IXGBE_WRITE_REG(hw, IXGBE_EICR, IXGBE_EICR_ECC);
    
48.                 }
    
49.                 ixgbe_check_sfp_event(adapter, eicr);
    
50.                 ixgbe_check_overtemp_event(adapter, eicr);
    
51.                 break;
    
52.         default:
    
53.                 break;
    
54.         }
    
55. 
    
56.         ixgbe_check_fan_failure(adapter, eicr);
    
57. #ifdef HAVE_PTP_1588_CLOCK
    
58.         if (unlikely(eicr & IXGBE_EICR_TIMESYNC))
    
59.             ixgbe_ptp_check_pps_event(adapter, eicr);
    
60. #endif
    
61. 
    
62.         /* would disable interrupts here but EIAM disabled it */
    
63.         napi_schedule(&q_vector->napi);
    
64. 
    
65.         /*
    
66.          * re-enable link(maybe) and non-queue interrupts, no flush.
    
67.          * ixgbe_poll will re-enable the queue interrupts
    
68.          */
    
69.         if (!test_bit(__IXGBE_DOWN, &adapter->state))
    
70.                 ixgbe_irq_enable(adapter, false, false);
    
71. 
    
72.         return IRQ_HANDLED;
    
73. }
    

复制代码

这上面有几个读写寄存器的，
      eicr = IXGBE_READ_REG(hw, IXGBE_EICR);
      IXGBE_EICR 这个参数在代码中被定义为
#define IXGBE_EICR                0x00800
       而在SPEC中被定义为在Page 461 0x800

    而后面检查
        if (eicr & IXGBE_EICR_LSC)
                ixgbe_check_lsc(adapter);

    IXGBE_EICR_LSC这个值被定义为
    #define IXGBE_EICR_LSC                0x00100000 /* Link Status Change */
   
   SPEC中把LSC这一位是bit20 正好是这个值的对应。
     这样，就可以把SPEC与源代码对应起来了。

   不知道这个是否回答了你的问题。谢谢。

      
     
   

chishanmingshen

多谢解答。

那还有其它需要参考data sheet的地方么？offset只是其中之一。

比如Base Address0-Base Address5，这几个空间的大小是从哪里决定的？是从data sheet么？

回复 5# jeppeter


   

jeppeter

回复 6# chishanmingshen


    我在代码中没有看到关于你说的什么Base Address0,Base Address5这样的代码，不知道你具体指什么？

chishanmingshen

是跟pci相关的：
        hw->hw_addr = ioremap(pci_resource_start(pdev, 0),
                              pci_resource_len(pdev, 0));

这个是bar0。

这个长度最早的地方是哪里得到的？我觉得可能是从data sheet中来的。。。

请大家指点啊，谢谢~~

回复 7# jeppeter


   

jeppeter

回复 8# chishanmingshen


    你说这个，那与整个LINUX内核代码的PCI有关，最初这个是在LINUX内核初始化PCI的时候设定的，原来的PCI的整个规范中有关于外围设备与CPU总线的地址映射关系。这个是有专门的寄存器处理的，具体现在已经不太记的清楚了，但在前面说的SPEC中有对应的，就是Page 426上面有讲到这个地址可以被改写为总线地址，这个是LINUX初始化PCI的时候进行设定的，这样可以把片上的内存与整个CPU的控制总线地址进行统一管理。而你说的到了probe的阶段，其实就是读出这个寄存器的值进行物理内存地址，到虚拟内存地址的关联。如果你要解决这个问题，最好是去读LINUX中关于PCI的内容
      浅谈Linux PCI设备驱动（一） 浅谈Linux PCI设备驱动（二）

chishanmingshen

看了，应该是从配置寄存器读出的：
pci_read_config_dword(dev, pos, &sz);
谢谢！


P596的图9.3 memory bar中说了区间大小是由BARCTRL寄存器决定的。
但是，代码的这几个宏，我没有找到使用的地方？？？

/* BARCTRL */
#define IXGBE_BARCTRL               0x110F4
#define IXGBE_BARCTRL_FLSIZE        0x0700
#define IXGBE_BARCTRL_FLSIZE_SHIFT  8
#define IXGBE_BARCTRL_CSRSIZE       0x2000

请指点，谢谢！

回复 9# jeppeter