Makefile中的调用GCC生成.d文件是做什么用的

testh

在看一个Makfile时发现里面是用
%.d:%.c
    $(CC) -MM -MD $< -o $@


来生成一堆的.d文件。
不太明白这些.d文件有什么作用??这里面都是依赖关系。

然后又调用
*.o:*.c
   $(CC) -$< -o $@

难道.o文件还需要用那个.d文件来指定吗？不是可以直接就生成吗?

cjaizss

linux-s3hu:/tmp/ddd/test1 # cat >1.c
#include "1.h"
#include <stdio.h>
int main()
{
        printf("TEST=%d\n",TEST);
        return 0;
}
linux-s3hu:/tmp/ddd/test1 # cat >1.h
#ifndef _1_H_
#define _1_H_
#define TEST  0
#endif
linux-s3hu:/tmp/ddd/test1 # cat >Makefile
SRC = $(wildcard *.c)
OBJ = $(SRC:%.c=%.o)
.PHONY:all clean
all:a.out
a.out(OBJ)
        gcc $^ -o $@
clean:
        $(RM) $(OBJ) a.out
linux-s3hu:/tmp/ddd/test1 # make
cc    -c -o 1.o 1.c
gcc 1.o -o a.out
linux-s3hu:/tmp/ddd/test1 # ./a.out
TEST=0
linux-s3hu:/tmp/ddd/test1 # vi 1.h
linux-s3hu:/tmp/ddd/test1 # cat 1.h
#ifndef _1_H_
#define _1_H_
#define TEST  1/*here*/
#endif
linux-s3hu:/tmp/ddd/test1 # make
make: Nothing to be done for `all'.
linux-s3hu:/tmp/ddd/test1 # ./a.out
TEST=0
linux-s3hu:/tmp/ddd/test1 # vi Makefile
linux-s3hu:/tmp/ddd/test1 # cat Makefile
SRC = $(wildcard *.c)
OBJ = $(SRC:%.c=%.o)

#############
CFLAGS = -MMD
#############

.PHONY:all clean
all:a.out
a.out(OBJ)
        gcc $^ -o $@
clean:
        $(RM) $(OBJ) a.out

#############
-include $(SRC:%.c=%.d)
#############
linux-s3hu:/tmp/ddd/test1 # vi 1.h
linux-s3hu:/tmp/ddd/test1 # cat 1.h
#ifndef _1_H_
#define _1_H_
#define TEST  0
#endif
linux-s3hu:/tmp/ddd/test1 # make clean
rm -f 1.o a.out
linux-s3hu:/tmp/ddd/test1 # make
cc -MMD   -c -o 1.o 1.c
gcc 1.o -o a.out
linux-s3hu:/tmp/ddd/test1 # ./a.out
TEST=0
linux-s3hu:/tmp/ddd/test1 # vi 1.h
linux-s3hu:/tmp/ddd/test1 # cat 1.h
#ifndef _1_H_
#define _1_H_
#define TEST  1/*here*/
#endif
linux-s3hu:/tmp/ddd/test1 # make
cc -MMD   -c -o 1.o 1.c
gcc 1.o -o a.out
linux-s3hu:/tmp/ddd/test1 # ./a.out
TEST=1

cjaizss

再看一下1.d文件
1.o: 1.c 1.h
可以看到这里是依赖关系
这里在于把头文件也拉进依赖
从而改动头文件也会带来重新编译