slab着色

stuman

书上原文：在不同的slab 内具有相同偏移量的对象最终很可能映射在同一高速缓存行中。高速缓存的硬件可能因此而花费内存周期在同一高速缓存行与RAM 内存单元之间来来往往传送两个对象。

我对这句话的理解如下：假设有符合上述条件的两个slab对象：A与B。内核交替的访问A，B。而A，B被放在了高速缓存的同一个地方，所以访问A时，A被放入高速缓存，然后又访问B，B被放入高速缓存中A的位置。由此cpu交替访问A，B的过程中，高速缓存中某个地方被A，B交替覆盖，因此不停的在内存与高速缓存间传送数据。

原文的“同一高速缓存行”是指对象A，B被放在同一地址处，所以相互覆盖。而不是指A，B同时放入某一行，彼此占用不同的高速缓存地址。

请问我的理解对吗？尤其是最后一句话

amarant

AB占用的是同一行cache，所以相关导致了对方的cache miss。cache一行一般为几个字节，cache命中的策略是根据地址的某几位（低位部分）决定的。再想想，着色就很容易理解了。

l4rmbr

回复 1# stuman


意思理解基本没错。

cache是cpu内部快速访问的存储部件，因此很小，即使去年最新的Intel Haswell架构也只有32KB的L1数据缓存。
而内存很大，这样导致有很多地址的内存要共享同一缓存区域，术语叫缓存行。

什么地址共享取决于不同的实现，搜下组相联，全相联，了解更多。

slab结构作为访问热点，必须考虑缓存的问题。所谓的着色，就是每次分配一个结构，都比上一个结构偏移一个缓存行的大小，
这样，能保证两个结构存在于不同的缓存行中。否则，就会发生所谓cache line bouncing的问题，就是不同的地址，争夺
同一缓存行的现象，即访问A, A被装入某缓存行， 然后访问B, B刚好又装入同一缓存行，这样每次访问都要付出cache miss
+ 访问内存 + 装入缓存的代价， 很伤。

_nosay

回复 2# amarant

敬爱的版主，hi ~

这是我的理解：
硬件方面，面临两个矛盾：① 减少内存与缓存之间的映射冲突；② 减少判断“某个内存地址的内容是否在缓存中”的时间。全相联、直接相联、组相联，就是根据不同的取舍想到的三种方案。
   软件方面，一块slab里面的若干“对象”往往不能正好利用完这块slab的空间，这些空间闲着也是闲着，还不如为减少缓冲的冲突作点贡献：每个结构中使用最频繁的成员一般定义在结构的前面，假设这些成员的总大小为128bytes，如果有好几个这样的128bytes在内存，着色区贡献在于让它们分配于内存中的“段”不是那么有规律，这样被高级缓存映射到同一个地方的概率就减小，也就是冲突就少，也就是效率就高。
（另外，着色区并不是只能吃“对象”的剩饭，可以主动划一块空间作为着色区。一定程度内，着色区越大，频繁使用的东西，被划分到内存的“段”就越没规律）

这是我的疑问：
组相联的方法中，“组”映射使用的是全相联，组内的“块”使用的是直接相联，那根据什么决定将缓存分为多少个“组”，组内分为多少个“块”好呢？