Makefile文件编写过程中的静态模式的问题

zhuyuefeng2009

先在《跟我一起写makefile》中截一张图。

我想知道，图片上半部分的代码是否等价于：
foo.o:foo.c
$(CC) -c $(CFLAGS) foo.c  bar.c  -o  foo.o  bar.o（还是说不可以这么写？）

还有，图片上半部分的代码是是怎么转换成下半部分的代码的？
有什么明确的规则吗？（比如说：分别取出$<和$@的对应位置的变量，然后分别构成命令？--如果是的话，是不是说我可以自己定义两个类似$<和$@的变量来实现类似功能呢？）