请教个linux makefile的foreach的问题

linkejin

其实我本来的目的是想include特定目录下（不是所有的目录，所以不能用通配符*）的makefile，所以想用foreach来实现，但是发现foreach好像不行。
比如
jeep=test1  test2
define  subdir2
        $(foreach something ,$(jeep),$(warning  ==$(something)===  ))
endef
$(eval  $(call subdir2))
但是执行的话
make]$ make
Makefile:16: =====  
Makefile:16: =====  

这个变量没有值。

我的最终目的是这个

define  subdir1
$(foreach dir ,$(jeep),$($(eval  $(call extend,include   ./$(dir)/test.mk))) )
endef

extend=$(1)

$(eval  $(call subdir1))
这个写法，我是照着openwrt下面的makefile写的，不知道为什么不行。求大神指点。

yjh777

1. [yjh@fs-qe ci_scripts]$ make
   
2. Makefile:3: ==test1===  
   
3. Makefile:3: ==test2===  
   
4. echo test
   
5. test
   
6. [yjh@fs-qe ci_scripts]$ cat Makefile
   
7. 
   
8. jeep = test1 test2
   
9. $(foreach something, $(jeep), $(warning  ==$(something)===  ))
   
10. 
    
11. all:
    
12.         echo test
    

复制代码

逗号位置不对，

linkejin

感谢感谢，他把空格居然也算成有效字符了，所以要想打出来只能用$(something ),不过正常foreach函数里面这个是以，作为分隔符的。不过如果有方法，可以让makefile在函数中不在意这些空格就好了。回复 2# yjh777


   

yjh777

嗯，理解很到位！