如何证明硬件中断过多导致MAC接收FIFO溢出？

仙帝将王

目前遇到的问题描述如下：
设备(arm平台单核)接收网络数据流时有丢包现象，经过排查，发现丢包数量和MAC RX FIFO溢出计数是一致的。通过/proc/interrupts查看其它硬件中断远远高于eth中断计数。
所以目前只能从代码理论上怀疑外部硬件中断过多或者处理时间过长对MAC软中断接收造成影响，导致RX FIFO溢出。

请问，如何trace到代码层面，证明我的猜想？请各位有经验的大神指教下，谢谢。

nswcfd

eth的中断少跟开启NAPI有关系吧？

可以检查一下在包处理路径上是否关闭interrupt的时间过长？

mordorwww

你 CPU占用很高么，按理讲只要CPU能力足够，CPU就不应该溢出丢包

不知道你说的FIFO溢出是指 MAC到CPU DMA ring buffer溢出 还是说phy到mac通道溢出？

仙帝将王

回复 3# mordorwww

CPU不高，但是中断非常多，而且中断上半部的时间也可能比较长。


可能造成MAC RX FIFO溢出(MAC到CPU DMA ring buffer）溢出。


因为从内核驱动层代码角度看，中断过多或者上半部处理时间太长，将影响网络接收软中断的接收，而软中断的任务就是从MAC DMA中去取数据包往上送。


所以，怎么加打印或者出一个分析报告，证明软中断的接收收到了中断的影响？

仙帝将王

回复 3# mordorwww

CPU不高，但是中断非常多，而且中断上半部的时间也可能比较长。


可能造成MAC RX FIFO溢出(MAC到CPU DMA ring buffer）溢出。


因为从内核驱动层代码角度看，中断过多或者上半部处理时间太长，将影响网络接收软中断的接收，而软中断的任务就是从MAC DMA中去取数据包往上送。


所以，怎么加打印或者出一个分析报告，证明软中断的接收收到了中断的影响？

mordorwww

你这网卡是万兆还是100GE的么？CPU连收个包都收不来啊？驱动是你们自己写的还是原厂写的?
网络流量大不大?如果是原厂驱动我觉得就找原厂了