sun 880 串口错误信息

ararysun

大家看看，串口里错误，具体什么坏了，，



0:0>    Test Bank 0.
0:0>    Test Bank 1.
0:0>
0:0>WARNING: TEST = Data Bitwalk on Slave 2
0:0>H/W under test = CPU2, All CPU2 Memory
0:0>MSG = Data or Instruction Access Error,
        Trap Type      00000000.00000063
        Trap PC        ffffffff.f01252a4
        Trap Level     00000000.00000001
        AFSR           00000002.00000058
        AFAR           00000021.001b0030
0:0>END_WARNING

0:0>    AFSR = 00000002.00000058
0:0>    CE bit: Correctable system data ECC error
0:0>
        Failed cache line data:
0:0>            Address 00000021.001b0000=00000000.00000001.
0:0>            Address 00000021.001b0008=00000000.00000000.
0:0>            Address 00000021.001b0010=00000000.00000000.
0:0>            Address 00000021.001b0018=00000000.00000000.
0:0>            Address 00000021.001b0020=00000000.00000000.
0:0>            Address 00000021.001b0028=00000000.00000000.
0:0>            Address 00000021.001b0030=00000000.00000000.
0:0>            Address 00000021.001b0038=00000000.00000000.
0:0>    AFSR check after re-reading data:
0:0>    AFSR = 00000000.00000000
0:0>    No Errors in afsr reg
0:0>
0:0>ERROR: TEST = Data Bitwalk on Slave 2
0:0>H/W under test = CPU2 Bank 1 Dimm 3, J8200 side 1
0:0>Repair Instructions: Replace items in order listed by 'H/W under test' above.
0:0>MSG = DIMM failure Bank 1 DIMM 3 Pin 96
0:0>END_ERROR

0:0>    Test Bank 2.
0:0>    Test Bank 3.
0:0>
0:0>WARNING: TEST = Data Bitwalk on Slave 2
0:0>H/W under test = CPU2 Bank 1 Dimm 3, J8200 side 1
0:0>MSG = Data or Instruction Access Error,
        Trap Type      00000000.00000063
        Trap PC        ffffffff.f01252a4
        Trap Level     00000000.00000001
        AFSR           00000002.00000058
        AFAR           00000023.001b0030
0:0>END_WARNING

0:0>    AFSR = 00000002.00000058
0:0>    CE bit: Correctable system data ECC error
0:0>
        Failed cache line data:
0:0>            Address 00000023.001b0000=00000000.00000001.
0:0>            Address 00000023.001b0008=00000000.00000000.
0:0>            Address 00000023.001b0010=00000000.00000000.
0:0>            Address 00000023.001b0018=00000000.00000000.
0:0>            Address 00000023.001b0020=00000000.00000000.
0:0>            Address 00000023.001b0028=00000000.00000000.
0:0>            Address 00000023.001b0030=00000000.00000000.
0:0>            Address 00000023.001b0038=00000000.00000000.
0:0>    AFSR check after re-reading data:
0:0>    AFSR = 00000000.00000000
0:0>    No Errors in afsr reg
0:0>
0:0>ERROR: TEST = Data Bitwalk on Slave 2
0:0>H/W under test = CPU2 Bank 3 Dimm 3, J8200 side 2
0:0>Repair Instructions: Replace items in order listed by 'H/W under test' above.
0:0>MSG = DIMM failure Bank 3 DIMM 3 Pin 96
0:0>END_ERROR

2:0>
2:0>ERROR: TEST = Check Mem Banks
2:0>H/W under test = CPU, Motherboard/Centerplane, I/O board, (system init)
2:0>Repair Instructions: Replace items in order listed by 'H/W under test' above.
2:0>MSG = Offline Bank 1.
2:0>END_ERROR

2:0>
2:0>ERROR: TEST = Check Mem Banks
2:0>H/W under test = CPU, Motherboard/Centerplane, I/O board, (system init)
2:0>Repair Instructions: Replace items in order listed by 'H/W under test' above.
2:0>MSG = Offline Bank 3.
2:0>END_ERROR

0:0>Address Bitwalk on Slave 2
0:0>
0:0>INFO: Addr walk mem test on CPU 2:0 Bank 0: 00000020.00000000 to 00000020.20000000.
0:0>
0:0>INFO: Addr walk mem test on CPU 2:0 Bank 2: 00000022.00000000 to 00000022.20000000.
2:0>Setup Final DMMU Entries
2:0>Map Slave POST to master memory
2:0>8k DMMU TLB 0 Data
0:0>Full CPU Test.....
0:0>8k DMMU TLB 0 Data
2:0>8k DMMU TLB 1 Data
0:0>8k DMMU TLB 1 Data
2:0>8k DMMU TLB 0 Tags
0:0>8k DMMU TLB 0 Tags
2:0>8k DMMU TLB 1 Tags
0:0>8k DMMU TLB 1 Tags
2:0>8k IMMU TLB Data
0:0>8k IMMU TLB Data
2:0>8k IMMU TLB Tags
0:0>8k IMMU TLB Tags
2:0>Instruction Cache Tag RAM
0:0>Instruction Cache Tag RAM
2:0>Instruction Cache RAM
0:0>Instruction Cache RAM
2:0>I-Cache Valid/Predict TAGS Test
0:0>I-Cache Valid/Predict TAGS Test
2:0>I-Cache Branch Predict Array Test
0:0>I-Cache Branch Predict Array Test
2:0>Instruction Cache Snoop Tag Field
0:0>Instruction Cache Snoop Tag Field
2:0>Flush D/W caches
0:0>Flush D/W caches
2:0>Data Cache RAM
2:0>Data Cache Tags
0:0>Data Cache RAM
2:0>Data Micro Tags
0:0>Data Cache Tags
2:0>D-Cache SnoopTags Test
0:0>Data Micro Tags
0:0>D-Cache SnoopTags Test
2:0>WCache RAM
2:0>WCache Tags
0:0>WCache RAM
2:0>W-Cache Valid bit Test
0:0>WCache Tags
2:0>W-Cache Bank valid bit Test
0:0>W-Cache Valid bit Test
2:0>W-Cache SnoopTAGS Test
0:0>W-Cache Bank valid bit Test
0:0>W-Cache SnoopTAGS Test
2:0>refetch Cache RAM
2:0>refetch Cache Tags
0:0>refetch Cache RAM
2:0>-Cache SnoopTags Test
0:0>refetch Cache Tags
2:0>-Cache Status Data Test
0:0>-Cache SnoopTags Test
2:0>Branch Prediction Initialization
0:0>-Cache Status Data Test
0:0>Branch Prediction Initialization
2:0>Scrub Memory
0:0>Memory Block.....
0:0>Scrub Memory
2:0>rint Mem Config
2:0>Caches : Icache is ON, Dcache is ON, Wcache is ON, Pcache is ON.
2:0>Memory in non-interleave config:
2:0>    Bank 0    512MB : 00000020.00000000 -> 00000020.20000000.
2:0>    Bank 2    512MB : 00000022.00000000 -> 00000022.20000000.
2:0>Quick Block Mem Test
2:0>Quick Test 16777216 bytes at 00000020.00000000
0:0>rint Mem Config
0:0>Caches : Icache is ON, Dcache is ON, Wcache is ON, Pcache is ON.
0:0>Memory in non-interleave config:
0:0>    Bank 0    512MB : 00000000.00000000 -> 00000000.20000000.
0:0>    Bank 1    512MB : 00000001.00000000 -> 00000001.20000000.
0:0>    Bank 2    512MB : 00000002.00000000 -> 00000002.20000000.
0:0>    Bank 3    512MB : 00000003.00000000 -> 00000003.20000000.
0:0>Quick Block Mem Test
0:0>Quick Test 16777216 bytes at 00000000.00600000
0:0>40% Done...
2:0>Flush Caches
0:0>Flush Caches
2:0>Get code in ecache.
0:0>Get code in ecache.
0:0>IO-Bridge Tests.....
0:0>IO-Bridge unit 0 init      test   
0:0>IO-Bridge unit 1 init      test   
0:0>IO-Bridge unit 0 reg       test   
0:0>IO-Bridge unit 0 mem       test   
0:0>IO-Bridge unit 0 PCI DMA A test   
0:0>IO-Bridge unit 0 PCI DMA B test   
0:0>IO-Bridge unit 0 PCI merg  test   
0:0>IO-Bridge unit 0 PCI iommu test   
0:0>IO-Bridge unit 0 PCI stc   test   
0:0>IO-Bridge unit 0 interrupt test   
0:0>IO-Bridge unit 1 reg       test   
0:0>IO-Bridge unit 1 mem       test   
0:0>IO-Bridge unit 1 PCI DMA C test   
0:0>IO-Bridge unit 1 PCI DMA D test   
0:0>IO-Bridge unit 1 PCI merg  test   
0:0>IO-Bridge unit 1 PCI iommu test   
0:0>IO-Bridge unit 1 PCI stc   test   
0:0>IO-Bridge unit 1 interrupt test   
2:0>IO-Bridge unit 0 init      test   
2:0>IO-Bridge unit 0 reg       test   
2:0>IO-Bridge unit 0 mem       test   
2:0>IO-Bridge unit 0 PCI DMA   test   
2:0>IO-Bridge unit 0 PCI merg  test   
2:0>IO-Bridge unit 0 PCI iommu test   
2:0>IO-Bridge unit 0 PCI stc   test   
2:0>IO-Bridge unit 0 interrupt test   
2:0>IO-Bridge unit 1 init      test   
2:0>IO-Bridge unit 1 reg       test   
2:0>IO-Bridge unit 1 mem       test   
2:0>IO-Bridge unit 1 PCI DMA   test   
2:0>IO-Bridge unit 1 PCI merg  test   
2:0>IO-Bridge unit 1 PCI iommu test   
2:0>IO-Bridge unit 1 PCI stc   test   
2:0>IO-Bridge unit 1 interrupt test   
2:0>FPU Registers and Data Path
0:0>FPU Registers and Data Path
2:0>FPU Move Registers
0:0>FPU Move Registers
2:0>FSR Read/Write
0:0>FSR Read/Write
2:0>FPU Branch Instructions
0:0>FPU Branch Instructions
2:0>FPU Functional Test
0:0>FPU Functional Test
2:0>FPU BLOCK REG TEST
0:0>FPU BLOCK REG TEST
2:0>Calculating memory test time
0:0>Full Memory Test.....
2:0>
2:0>INFO: The expected TIMEOUT for the block memory tests can exceed 2 minutes.
0:0>Calculating memory test time
2:0>
2:0>INFO: The expected TIMEOUT for the MOVI memory tests can exceed 112 minutes.
0:0>
0:0>INFO: The expected TIMEOUT for the block memory tests can exceed 2 minutes.
0:0>
0:0>INFO: The expected TIMEOUT for the MOVI memory tests can exceed 112 minutes.
2:0>Block Memory
0:0>Block Memory
2:0>Test 536870912 bytes on bank 0....
0:0>Test 530579456 bytes on bank 0....
0:0>1% Done...
0:0>4% Done...
0:0>6% Done...
0:0>9% Done...
0:0>12% Done...
0:0>15% Done...
0:0>18% Done...
0:0>20% Done...
0:0>23% Done...
0:0>26% Done...
0:0>29% Done...
0:0>32% Done...
0:0>35% Done...
0:0>37% Done...
0:0>40% Done...
0:0>43% Done...
0:0>46% Done...
0:0>49% Done...
0:0>51% Done...
0:0>54% Done...
0:0>57% Done...
0:0>60% Done...
0:0>63% Done...
0:0>65% Done...
0:0>68% Done...
0:0>71% Done...
0:0>74% Done...
0:0>77% Done...
0:0>79% Done...
0:0>82% Done...
0:0>85% Done...
0:0>88% Done...
0:0>91% Done...
0:0>94% Done...
2:0>Test 536870912 bytes on bank 2....
0:0>96% Done...
0:0>99% Done...
0:0>Test 536870912 bytes on bank 1....
0:0>1% Done...
0:0>4% Done...
0:0>6% Done...
0:0>9% Done...
0:0>12% Done...
0:0>15% Done...
0:0>18% Done...
0:0>20% Done...
0:0>23% Done...
0:0>26% Done...
2:0>
2:0>WARNING: TEST = Block Memory
2:0>H/W under test = CPU0, All CPU0 Memory
2:0>MSG = Data or Instruction Access Error,
        Trap Type      00000000.00000063
        Trap PC        ffffffff.f0125050
        Trap Level     00000000.00000001
        AFSR           00000002.00000086
        AFAR           00000022.14e63ef0
2:0>END_WARNING

0:0>29% Done...
2:0>    AFSR = 00000002.00000086
2:0>    CE bit: Correctable system data ECC error
2:0>
        Failed cache line data:
2:0>            Address 00000022.14e63ec0=00000000.00000000.
2:0>            Address 00000022.14e63ec8=00000000.00000000.
2:0>            Address 00000022.14e63ed0=00000000.00000000.
2:0>            Address 00000022.14e63ed8=00000000.00000000.
2:0>            Address 00000022.14e63ee0=00000000.00000000.
2:0>            Address 00000022.14e63ee8=00000000.00000000.
2:0>            Address 00000022.14e63ef0=00000000.00000000.
2:0>            Address 00000022.14e63ef8=00000000.00000000.
2:0>    AFSR check after re-reading data:
2:0>    AFSR = 00000000.00000000
2:0>    No Errors in afsr reg
0:0>31% Done...
2:0>
2:0>ERROR: TEST = Block Memory
2:0>H/W under test = CPU2 Bank 2 Dimm 0, J7900 side 2
2:0>Repair Instructions: Replace items in order listed by 'H/W under test' above.
2:0>MSG = DIMM failure Bank 2 DIMM 0 Pin 158
2:0>END_ERROR

0:0>34% Done...
2:0>
2:0>ERROR: TEST = Block Memory
2:0>H/W under test = CPU0, All CPU0 Memory
2:0>Repair Instructions: Replace items in order listed by 'H/W under test' above.
2:0>MSG =
         *** Test Failed!! ***

2:0>END_ERROR

0:0>37% Done...
0:0>40% Done...
0:0>43% Done...
0:0>45% Done...
0:0>48% Done...
0:0>51% Done...
0:0>54% Done...
0:0>56% Done...
0:0>59% Done...
xxxx
2:0>ERROR:      Unexpected Watchdog!
2:0>H/W under test = Safari bus CPU 2, Motherboard/Centerplane
2:0>Repair Instructions: Replace items in order listed by 'H/W under test' above.
2:0>END_ERROR
2:0>CPU 2 trap trace.
2:0>    tl  tt         tstate                 tpc               tnpc
2:0>    00  c0  00000044.15001601  ffffffff.f01183b4  ffffffff.f013669c
2:0>    01  32  00000044.15001500  ffffffff.f0101800  ffffffff.f0101804
2:0>    02  32  00000044.15001500  ffffffff.f0104640  ffffffff.f0104644
2:0>    03  32  00000044.15001501  ffffffff.f0106284  ffffffff.f0106288
2:0>    04  32  00000044.15003501  ffffffff.f00000a0  ffffffff.f00000a4
2:0>    AFSR = 00301000.00000000
2:0>    ME bit: Multiple Error of same type occurred
2:0>    PRIV bit: Privileged code access error(s)
2:0>    TO bit: Time-out from system bus
2:0>AFAR=00000022.15536610
2:0>Clearing trap table.
0:0>62% Done...
0:0>65% Done...
0:0>68% Done...
2:0>Invoking debug menu...
2:0>    0       Peek/Poke interface
2:0>    1       Dump DAR Error Bits
2:0>    2       Dump Scan Chain
2:0>    3       Dump CPU Regs
2:0>    4       Dump BBC Regs
2:0>    5       Dump Mem Controller Regs
2:0>    6       Dump Valid DMMU entries
2:0>    7       Dump IMMU entries
2:0>    8       Dump Struct Info
2:0>    9       Dump Mailbox
2:0>    a       Dump IO-Bridge regs unit 0
2:0>    b       Dump IO-Bridge regs unit 1
2:0>    c       Allow other CPUs to print
2:0>    d       Do soft reset
2:0>    ?       Help
2:0>
2:0>Selection
2:0>Help Placeholder.
2:0>    0       Peek/Poke interface
2:0>    1       Dump DAR Error Bits
2:0>    2       Dump Scan Chain
2:0>    3       Dump CPU Regs
2:0>    4       Dump BBC Regs
2:0>    5       Dump Mem Controller Regs
2:0>    6       Dump Valid DMMU entries
2:0>    7       Dump IMMU entries
2:0>    8       Dump Struct Info
2:0>    9       Dump Mailbox
2:0>    a       Dump IO-Bridge regs unit 0
2:0>    b       Dump IO-Bridge regs unit 1
2:0>    c       Allow other CPUs to print
2:0>    d       Do soft reset
2:0>    ?       Help
2:0>

solaris_unix

应该是内存有问题了！！

东方蜘蛛

Repair Instructions: Replace items in order listed by 'H/W under test' above.

ararysun

可以具体点吗，那个东西，那个槽位，，

myniker

原帖由 ararysun 于 2008-3-26 12:31 发表
可以具体点吗，那个东西，那个槽位，，

Repair Instructions: Replace items in order listed by 'H/W under test' above.

ararysun

搞定了，测试出来，2条内存不行了，谢谢，各位，，