硬件接口例子

cjaizss

以下给一个硬件接口的例子,是前段时间的一个项目,项目中设计的cpu控制cpld的串行口,控制信号,小数据量通信.
会涉及到协议/接口电路/软件处理代码.
接口电路和软件处理代码都是为了遵循协议,电路和软件其实只是手段而已.

cjaizss

协议

I/O信号在不通信的时候被拉低
当通信的时候,协议以连续高电平宽度来表达传输.
帧头:6.3~10us
数据1:3.5us~5.5us
数据0:0.5us~2.0us
相邻数据/帧头间隔:1us~5us
传输数据之前,先发送帧头
假设我想发送01010101,波形应该是

cjaizss

接口电路:
cpld端接口电路的verilog描述大致:

1. 
   
2. module parse(clk10M,nrst,sig,data,t,head);
   
3. input clk10M,nrst,sig;
   
4. output data,t,head;
   
5. reg data,t,head;
   
6. reg sig1,sig2,sig3;
   
7. reg[5:0] count_high;
   
8. always@(negedge clk10M or negedge nrst)
   
9. if(!nrst)
   
10. begin
    
11.     sig1 <= 1'b0;
    
12.     sig2 <= 1'b0;
    
13.     sig3 <= 1'b0;
    
14. end
    
15. else
    
16. begin
    
17.     sig1 <= sig;
    
18.     sig2 <= sig1;
    
19.     sig3 <= sig2;
    
20. end
    
21. wire sig_posedge = sig & sig1 & !sig2 & !sig3;
    
22. wire sig_negedge = !sig & !sig1 & sig2 & sig3;
    
23. 
    
24. always@(negedge clk10M or negedge nrst)
    
25. if(!nrst)
    
26. begin
    
27.     count_high <= 0;
    
28. end
    
29. else
    
30. begin
    
31.     if(sig_negedge)
    
32.        count_high <= 0;
    
33.     else if(sig_posedge)
    
34.        count_high <= 1;
    
35.     else if((|count_high) & !(&count_high))
    
36.        count_high <= count_high + 1;
    
37. end
    
38. 
    
39. always@(negedge clk10M or negedge nrst)
    
40. if(!nrst)
    
41. begin
    
42.    head <= 1'b0;
    
43.    t <= 1'b0;   
    
44. end
    
45. else
    
46. begin
    
47.    if(sig_negedge)
    
48.    begin
    
49.        head <= &count_high;/*>6.4us*/
    
50.        t <= ~t;
    
51.        if(count_high > 35 && count_high < 55)/*3.5us~5.5us*/
    
52.        begin
    
53.            data <= 1'b1;
    
54.        end
    
55.        else if(count_high > 5 && count_high < 20)/*0.5us~2.0us*/
    
56.        begin
    
57.            data <= 1'b0;
    
58.        end
    
59.    end
    
60. end
    
61. endmodule
    

复制代码

cjaizss

以上电路用原理图来表示,大致如下:

cjaizss

以下是软件发送接口

1. 
   
2. #define SEND_START() {\
   
3.         register int x;\
   
4.         PDATD = PDATD | ((0x1<<2));\
   
5.         mypause_us(7);\
   
6.         PDATD = PDATD & (~(0x1<<2));\
   
7.         mypause_us(2);\
   
8. }
   
9. 
   
10. #define SEND_BIT(bit) {\
    
11.         register int x;\
    
12.         PDATD = PDATD | ((0x1<<2));\
    
13.         if(bit)\
    
14.                  mypause_us(4);\
    
15.         else\
    
16.                  mypause_us(1);\
    
17.         PDATD = PDATD & (~(0x1<<2));\
    
18.         mypause_us(2);\
    
19. }
    
20. 
    
21. void send_cpld(unsigned char* c,int len)
    
22. {
    
23.         int i,j;
    
24.         unsigned char tmp;
    
25.         SEND_START();
    
26.         for(i=0;i<len;i++) {
    
27.                 for(j=0;j<8;j++) {
    
28.                         tmp = (c[i]&(1<<j))>>j;
    
29.                         SEND_BIT(tmp);
    
30.                 }
    
31.         }
    
32. }
    
33. 
    

复制代码

readkernel

代版主说句话：
爷玩的不是别的，爷玩的是寂寞

估计论坛上写硬件Core的很少..

bluesea666

"附件审核中"? 审的也太久了吧?

zqy1005

进来纯膜拜的

偶像~~