preempt_disable()中怎么只有barrier而没有CPU内存屏障呢

iterator

为什么只需要barrier就可以了?

flw2

原帖由 iterator 于 2008-5-23 13:38 发表
为什么只需要barrier就可以了?

因为preepmt_count只被当前CPU访问

bluesky_jxc

mb也只能用来限制当前CPU的乱序执行吧。
preempt_disable是一个write操作，在X86下write是保证顺序的。

flw2

原帖由 bluesky_jxc 于 2008-5-23 17:46 发表
mb也只能用来限制当前CPU的乱序执行吧。
preempt_disable是一个write操作，在X86下write是保证顺序的。

恩，所以preempt_disable用不着更重量级的smp_mb了吧

iterator

原帖由 flw2 于 2008-5-23 18:16 发表


恩，所以preempt_disable用不着更重量级的smp_mb了吧

可是它并不是用宏来实现的.那么对于可以乱序写的CPU,preempt_disable也实现不了内存屏障才对呀.

bluesky_jxc

你能说出 如果不用mb会发生什么吗？

在很多情况下，mb是不必要的。

zx_wing

原帖由 iterator 于 2008-5-23 20:46 发表


可是它并不是用宏来实现的.那么对于可以乱序写的CPU,preempt_disable也实现不了内存屏障才对呀.

LZ设想一下乱序执写的CPU在什么情况下会导致preempt_disable出错？为什么需要内存屏障？
如果可以设想出这么一种情况，这个问题才有意义。不然连下面这个程序

1. 
   
2. int i = 0;
   
3. int a;
   
4. i ++;
   
5. a = i;
   

复制代码

你都可以问一句为什么不加内存屏障。

iterator

原帖由 zx_wing 于 2008-5-23 20:58 发表

LZ设想一下乱序执写的CPU在什么情况下会导致preempt_disable出错？为什么需要内存屏障？
如果可以设想出这么一种情况，这个问题才有意义。不然连下面这个程序

int i = 0;
int a;
i ++;
a = i;

你都 ...

惭愧地说,其实你举了这个例子后,我就更加不懂了.
可能是因为刚接触这个概念,整个弄糊涂了.
能简单讲讲么.多谢了

zx_wing

原帖由 iterator 于 2008-5-23 21:07 发表


惭愧地说,其实你举了这个例子后,我就更加不懂了.
可能是因为刚接触这个概念,整个弄糊涂了.
能简单讲讲么.多谢了

当然，我也是不太懂的，但大概原理还是可以说说。
乱序，并非是全乱执行，它只是对于没有依赖性的指令乱序执行。
在我上面举的这个例子中，a=i就不会在i++之前执行，因为两条指令之间有依赖，称为WAW依赖（write after write ）。同样，还有RAW、WAR依赖。

所以preempt_disable中对抢占计数器加是个安全的操作，和这个计数器有关联的指令不会被乱序执行，只需要防止编译器把相关指令提前即可，用barrier足够。

那么什么时候要防止乱序呢？通常在一个块内存，既对CPU可见，又对设备可见时。举个例子：
一个结构体

1. 
   
2. struct dev
   
3. {
   
4.     int enable;
   
5.     void *ptr;
   
6. }dev;
   

复制代码

这个结构体所处的内存，设备和CPU都可以看到。正确操作设备的顺序是先给ptr指针赋值，在对enable写1启用设备。那么，下面的代码反应了这个过程：

1. 
   
2. dev.ptr = buffer;
   
3. dev.enable = 1;
   

复制代码

这里的两个写操作是没有相关性的。所以CPU可以乱序执行它们。这就造成了一个情况，ptr还没赋值之前，enable就已经写1了。那么设备可能在ptr为非法值时启动执行。我们要防止这种情况，就要用内存屏障。如下：

1. 
   
2. dev.ptr = buffer;
   
3. wmb();
   
4. dev.enable = 1;
   

复制代码

大概的原理就是这样。

bluesky_jxc

内存屏障太复杂了，我想版内应该没有人敢说自己理解了这玩意儿吧。
概念上很简单，就是每条指令执行的时候是否能感知到前面指令执行所产生的结果。
如果想深入理解，给你推荐一篇博士论文《Memory consistency Models for SMP》