- 论坛徽章:
- 0
|
原帖由 jgq516 于 2008-5-18 16:30 发表 ![]()
一个类似的问题在TLB的那节“这是因为运行在现有CPU上的进程可以使用同一线性地址与不同的物理地址发生联系”。不太理解这句话的含义,难道是与“而分页可以把同一线性地址空间映射到不同的物理空间”等价的意思 ...
这就是ULK3中文版的翻译吗?把一本好好的书翻译成这个样子,完全直译不联系上下文不说,还不注意单复数,可惜。
这段话原话是:
Contrary to the hardware cache, the corresponding entries of the TLB need not be synchronized, because processes running on the existing CPUs may associate the same linear address with different physical ones.
它是说:和硬件的cache不同,不同的CPU的TLB不要同步。为什么呢?是因为不同的CPU上运行着不同的进程,每个进程有自己的虚拟地址空间,所以不同CPU的TLB中,同一个虚拟地址指向的是不同的物理地址。
比如CPU1运行进程A,TLB1的中虚拟地址A指向物理地址N
CPU2运行进程B,TLB2中也有个虚拟地址A,但它指向的是物理地址M
所以是不需要同步TLB的。
[ 本帖最后由 zx_wing 于 2008-5-18 16:53 编辑 ] |
|