对版主mik的【 bios探索之旅 】有问题的发这里

nicolas.shen

好啊，好好学学

mik

原帖由 zx_wing 于 2008-4-26 12:57 发表
看了更新了。有点小建议以及几个问题：
1、老大还是应该把IVT表的格式给出来哈，虽然格式很简单，但是毕竟很多朋友对这个还是不了解。你就把intel手册上那张IVT的图贴上去嘛。

2、文中列出的IVT表向量分布是 ...

1、BIOS & DOS 中断向量表我有贴出来呀

2、有些中断向量表是保留未用的、有些向量经过改动也不出奇，毕竟是老东西了。也不能算是BUG。

3、谢谢指正，你说得对。 我没啥时间。大多数是晚上熬夜写的，比较费精力。我会在贴子里加上勘误表。

4、northbridge 与 southbridge 是 PCI 总线的一部分。bridge 的作用主要的连接两条 bus。都属 PCI  bus 的范畴
    northbridge 可以称为 hostbridge，它连接 system bus（Host bus)  与 PCI bus。
    southbridge 则作用是 PCI  to  ISA， PCI to EISA ，PCI to PLC 等，主要连接外设。
    有些桥则是 PCI-to-PCI，所以产生了 Bus 0, Bus1, Bus2 等等....

    bus0, device0, function0 则是 hostbridge 所在，具体来说是 DRAM 控制器

zx_wing

>>1、BIOS & DOS 中断向量表我有贴出来呀
我说的是IVT中vector的格式。比如一个vector是4个字节，低两字节是offset，高两字节是segment selector。

>>有些中断向量表是保留未用的、有些向量经过改动也不出奇，毕竟是老东西了。也不能算是BUG。
呃，我不是说这个是BUG。我是说我在调一个BUG时把IVT表dump出来无意发现有很多entry没用。

4、嗯，学习了。北桥在PCI一侧看来确实应该是个PCI设备。我一直以为是DMI总线连接北桥、南桥，南桥再连接PCI总线和DMI总线。看来需要花点时间看看相关内容了。

mik

原帖由 zx_wing 于 2008-4-26 17:18 发表
>>1、BIOS & DOS 中断向量表我有贴出来呀
我说的是IVT中vector的格式。比如一个vector是4个字节，低两字节是offset，高两字节是segment selector。

>>有些中断向量表是保留未用的、有些向量经过改动也不出奇 ...

给出具体的 interrupt handler 意义不大吧。

zx_wing

原帖由 mik 于 2008-4-26 17:55 发表


给出具体的 interrupt handler 意义不大吧。

其实我是指这幅图，让人知道IVT表在内存中是什么样子的

cjaizss

对BIOS一直没有去深入的了解谢谢mik让我们了解到这些东西。
做了ee之后，玩的更是小的东西，hoho。
一直想插嘴几句，但是发现，自己插不上来

bluesky_jxc

>>4、嗯，学习了。北桥在PCI一侧看来确实应该是个PCI设备。我一直以为是DMI总线连接北桥、>>南桥，南桥再连接PCI总线和DMI总线。看来需要花点时间看看相关内容了。

这个没这么绝对的，Intel引入DMI之后，就再也不用PCI连接MCH和ICH了。在比较老的主板上才是PCI直接连在北桥。

PCI总线就直接连在ICH上，PCIE可能连在MCH上，也可能连在ICH上，这个要看具体的芯片组了。

zx_wing

原帖由 bluesky_jxc 于 2008-4-30 10:35 发表
>>4、嗯，学习了。北桥在PCI一侧看来确实应该是个PCI设备。我一直以为是DMI总线连接北桥、>>南桥，南桥再连接PCI总线和DMI总线。看来需要花点时间看看相关内容了。

这个没这么绝对的，Intel引入DMI之后，就再 ...

原来如此，这个也太复杂了，完全搞不懂。

mik

原帖由 bluesky_jxc 于 2008-4-30 10:35 发表
>>4、嗯，学习了。北桥在PCI一侧看来确实应该是个PCI设备。我一直以为是DMI总线连接北桥、>>南桥，南桥再连接PCI总线和DMI总线。看来需要花点时间看看相关内容了。

这个没这么绝对的，Intel引入DMI之后，就再 ...

DMI 虽然不是 PCI，但同样遵循 PCI 规范，逻辑上相当于 PCI 。就像 PCI express spce 和 HyperTransport spce 都遒循 PCI spce。

Intel 的 MCH 上面说：
The DMI physically connects the (G)MCH and the Intel ICH9; so, from a configuration
standpoint, the DMI is logically PCI bus 0. As a result, all devices internal to the
(G)MCH and the Intel ICH9 appear to be on PCI bus 0.

应该是这样理解吧。

bluesky_jxc

去查了一下，你说得对：
The DMI physically connects the (G)MCH and the Intel ICH9;
so, from a configuration standpoint, the DMI is logically PCI bus 0