还是不理解IOMMU、北桥、PCI的MMIO和ioremap

ahhhhwang

10楼中的request_mem_region()输入参数对应的总线地址范围就是pdev的0
区间的总线地址范围。
request_mem_region()函数用这个总线地址范围初始化新建了的resource，把这个resource挂在了原来已经挂在资源树上的pdev的0区间对应的resource下面。这样做到底有什么用？只是为了知道pdev的0区间是不是已经挂在了资源树上了吗？如果是的话，似乎没有必要再挂上一个代表同样总线地址范围的resource上去。
不解

zx_wing

原帖由 ahhhhwang 于 2008-4-16 20:02 发表
如果是单主总线的话，pci_root_buses链中的唯一一个总线的resource就只有ioport_resource和iomem_resource：
struct pci_bus * __devinit  pci_alloc_primary_bus(int bus)
{
        struct pci_bus *b;

        if (p ...

确实是这样的。
pcibios_allocate_resources时pci_dev的resource成员已经分配好了，它在什么地方分配的，我找了一下没找到。我想找到了这个应该就有答案了

epegasus

我一直惦记这LZ那篇论文,是否该开放给大家学习了.

关于IOMMU的实质LZ一语道破,但是其控制细节我仍然是不明白:
IOMMU的功能是自动执行的吗?既然关系到虚拟机,我想肯定是通过CPU配置的,那么在内核哪个版本里有相关的代码?

zx_wing

原帖由 epegasus 于 2009-3-26 15:00 发表
我一直惦记这LZ那篇论文,是否该开放给大家学习了.

关于IOMMU的实质LZ一语道破,但是其控制细节我仍然是不明白:
IOMMU的功能是自动执行的吗?既然关系到虚拟机,我想肯定是通过CPU配置的,那么在内核哪个版本里有 ...

不好意思，论文写的很烂，但这些内容已经详细写到我打广告那本书里去了

dreamice

可以拿来大家学习一下嘛

Solaris12

原帖由 bluesky_jxc 于 2008-3-24 17:54 发表
2.北桥怎么区分bus和memory是通过TOM(top of memory)，jinsong讲的时候你没有认真听哈，具体就是北桥划分的memory地址和MMIO的地址。（IO不用管的，指令都不一样，出去的信号也不一样。）

我认为TOM应该是正解。

为了解决MMIO在4G物理空间的洞(Hole)的问题, 新的INTEL硬件又有TOLM寄存器。 反正这都是MCH的内部的寄存器，对系统软件是透明的。

Solaris12

原帖由 zx_wing 于 2008-3-24 18:10 发表

--------------------------------------------------------------------------------------
恩，我是说是北桥。但具体流程我忘了，我认为就是通过IOBASE和IOLIMIT来区分的。.

这个肯定是错的， IOBASE和IOLIMIT只对PCI是有意义的。而且系统有多个root complex怎么办？

今天看Intel的一个白皮书时，发现TOM TOLM的图解，觉得还是MCH靠TOM来区分地址的，

Intel® Chipset 4 GB System Memory Support White Paper

albcamus

原帖由 Solaris12 于 2009-3-27 17:13 发表


我认为TOM应该是正解。

为了解决MMIO在4G物理空间的洞(Hole)的问题, 新的INTEL硬件又有TOLM寄存器。 反正这都是MCH的内部的寄存器，对系统软件是透明的。

MCH寄存器不一定是对OS 透明的， 最典型的例如CONFIG_ADDRESS和CONFIG_DATA就不是。

Solaris12

原帖由 albcamus 于 2009-3-27 17:40 发表



MCH寄存器不一定是对OS 透明的， 最典型的例如CONFIG_ADDRESS和CONFIG_DATA就不是。

你说的对，我查了一下随便一款MCH的spec, 这个TOM就在配置空间，



Top of Low Memory (TOM). This register contains the address that corresponds to bits 31 to
20 of the maximum system memory address that lies below 4 GB. Configuration software
should set this value to either the maximum amount of memory in the system or to the
minimum address allocated for PCI memory or the graphics aperture, whichever is smaller.


而且google了一下， 发现linux的MCH driver只对这个寄存器进行了读操作。


http://lkml.org/lkml/2008/12/3/481


这个寄存器可能对firmware更有意义吧，但也不能说是透明的，用词不当。

epegasus

发现我自己才是LZ,这精华却加在我头上了
zx_wing这不是变相推销嘛
不过书我已经订了