[已完成，1楼重新描述]大家有兴趣可以一起来设计MIPS CPU

prolj

原帖由 sep 于 2007-3-22 20:27 发表于 9楼  
Sorry啊。帮不了你。我是借图书馆的。
那本书对单周期、多周期的数据通路说得很详细，而且易于明白。
至于流水线，正在开始中。

谢谢。兄弟好牛啊！开始流水了。

你想要《计算机组成和设计 硬件/软件接口》我有，回到家发给你。

谢斑竹。

fineamy

期待loongson开源，还不如看看 OpenSparc T1 ，64位8核32线程，还有完整的Verilog代码可以揣摩。
http://opensparc-t1.sunsource.net/

why_not

中科院的
龙芯
就是基于 mips 的

你要自己搞？

龙芯有个用户手册，你可以、 baidu ,google 一下

我想 lz 是想基于 mips 指令系统的开发把

你要单独搞 cpu ???

wheel

不错想走VHDL的吗?

prolj

最近都在忙CPU，一直没来论坛。

不想画图了，太麻烦，眼都花了。还是代码简单，看来我是和IDE无缘了。

刚分别用Verilog HDL和VHDL写完16位和32位MIPS CPU，还没来得及测试呢，等测试完成无误后给大家把代码附件上来。

个人感觉Verilog HDL比VHDL更简洁灵活，非常喜欢，可惜FreeBSD下只找到了VHDL的解释器（也叫模拟器），暂时只好先用着让我难受的Win。

国内VHDL大行其道，我老师说Verilog HDL更适合中小型IC设计，VHDL更适合大型IC设计，可是两个都很简单。

to fineamy : 我压根不敢想龙芯，谢谢你提供OpenSparc的地址。

to why_not : 我要自己搞，完全是学习目的，打下一个良好的基础。

to wheel : 确切的说，更想走Verilog HDL，反正都是IC设计，都是EDA，什么语言工具无所谓。形式上的差异不应该成为重点，重点应该在深度上。

sep

原帖由 prolj 于 2007-3-27 08:27 发表于 15楼  
最近都在忙CPU，一直没来论坛。

不想画图了，太麻烦，眼都花了。还是代码简单，看来我是和IDE无缘了。

刚分别用Verilog HDL和VHDL写完16位和32位MIPS CPU，还没来得及测试呢，等测试完成无误后给大家把代 ...

兄弟好牛。我只会写一个电子闹钟的东东，那是我那门课程的期终考试。关于MCU，我只停留在看的阶段。像8051的IP Core、JAM CPU。不过里面的模块还是比较少，都是一些必要的。没有像ARM扩展得那么丰富。兄弟如果有能力，完全可以做深一点。

wheel

Cadence Encounter不错的．．linux下可以跑．．ＢＳＤ下因该也没问题．．各为习惯用啥软件．．．回一个把．．．

wheel

Cadence SOC Encounter 5.2 USR5 Linux,,,应该BSD下也可以跑的．．．
Dolphin SoC GDS 5.9.1 LINUX64 　．．．．应该BSD下也可以跑的．．．

prolj

to sep : 我那个也很简单，有机会会往深处做的。事情很多，很麻烦，我会尽力。现在还剩下两个难搞的错误，正在努力。流水线关键是 协处理器 ，超标量和多核本质上都是 冗余 ，兄弟可以多关心一下流水线。我刚接触硬件还不到一个月，很多还不懂，说错还望见谅。

to wheel : 感谢兄弟提供信息。专业用户都在*NIX下用Cadence，这个我还是知道的。只是那么多Money，又那么多张盘，我怎么办呢？有一个能用的就满足了，不必像VC那样的RAD，GCC这种命令行的我反而更习惯。

wheel

to prolj :你是要Cadence吗?我这有,你在北京吗?在来copy吧...不收费,还管饭噢,不报地铁费...