内核同步，优化内存屏障问题。

smalloc

回复 33# 塑料袋


    一直有个问题不是很明白，顺便在这里问下。
一个物理地址的外设读，比如前面给出的
clps_readl(SYSFLG(port)) & SYSFLG_UTXFF；
处理器本身有流水线， 假设读写序已经有一些规则，但不是完全严格的按序--如果这样优化和乱序的性能可能打折扣。
那么在硬件设计上如何在规则之外序严格保证按指令序列外成？而排除所谓的指令冒险？
see mips run提到对协处理器0处理指令会使用显式禁止冒险的指令，即对协处理器寄存器写操作紧跟的专门指令防止写未完成时又其他受影响的指令执行，其实就是悬空了流水线。
同理，在一般的处理器中对外设的读写呢？如果保证一个真正的写完成才继续流水线工作？首先通常处理器可能不知道写的地址是内存还是外设。
另外一个问题是读预取问题，外设的响应是很慢的，为了加速工作可能有预先读，放在CPU寄存器中，如果是这样，一个因读而改变自己的状态的外设肯定会出现些问题。这个又是如何解决的？

塑料袋

回复 42# smalloc


    所有谈内存模型的书中，都不会谈及这些问题的，因为他们会上来就给出memory的定义，从而把外设排除在外。

    所以这方面我看到过的资料也不多。

     以ARMv7为例，它专门可以再pte中设置page的属性，分为normal, device, strong order。后两种可用于外设，不使用cache，不使用write buffer，读写都是顺序的。

ruslin

回复 43# 塑料袋


    塑料袋大牛果然牛啊（四五年前就直逼毛德操的水平了），在哪个公司高就啊。真想过去跟你混

塑料袋

回复  塑料袋


    塑料袋大牛果然牛啊（四五年前就直逼毛德操的水平了），在哪个公司高就啊。真想过去 ...
ruslin 发表于 2011-10-19 09:12

    可别这么寒碜我了。

   水平低时，遇到的都是低手的阻击；水平越强，就会从水底蹦出来越来越多的高手，以前都没机会见过。



   那个贴就是我以前水平更低时发的。

tempname2

回复 45# 塑料袋

我还是想问一句，您觉得您现在到了毛德操的高度了么？

zylthinking

回复  塑料袋

我还是想问一句，您觉得您现在到了毛德操的高度了么？
tempname2 发表于 2011-10-19 09:37

  、、、、莫非两位有旧怨。。。？？？

tempname2

回复 47# zylthinking

八杆子打不到一块，不过大湿的成长经历可以给我辈参考。