请问up模式下是否还需要mb(memory barrier)？

nswcfd

最近正在学习@何登成的《CPU Cache and Memory Ordering(并发程序设计入门)》（不能发链接，可以在百度文库搜索 ）
里面谈到了（page#50），Intel的CPU存在StoreLoad类型的乱序，在SMP场景下，需要使用mb来保证某些程序语义的正确性。
比如，X和Y初始值为0，cpu1执行thread1｛ X = 1; r1 = Y; ｝，cpu2执行thread2｛ Y = 1; r2 = X; }
假设编译器不修改指令顺序，如果不使用mb，就会出现r1=r2=0的情况（两个CPU的load先于store完成）。（文档中有示例代码，并且实际测试会出现这种情况）

【问题】
我的问题是，如果thread1和thread2绑定到同一个cpu执行，还会出现r1=r2=0的结果吗？
我在没有mb的情况下测试了一下，结果没有出现。但我不知道理论上是不是存在可能性？总感觉极端任务切换造成的结果（指观察到的memory行为）跟SMP下应该是一样的？

PS：关于乱序执行，有几点没太想明白：
比如指令序列 ｛ store X；inc rax；inc rbx；｝ 很有可能两条inc指令在store完成前执行完毕，如果此时发生了中断（意味着可能产生context switch），请问CPU在什么时候响应中断，应该不会等到X被写到内存吧？

l4rmbr

回复 1# nswcfd


不会。

两个线程在一个CPU上切换，要依赖进程调度, 这个调度的实现隐含着MB。
   

lyl19

回复 1# nswcfd

需要的，SMP的情况下需要smp_mb之类的barrier。
然后up下面使用mb主要原因是，当读写外设地址空间的时候，要确保指令顺序以及指令能够及时刷到外设去，这个时候需要使用mb, 它的使用场景和smp完全不同。
这个虽然与具体的处理器有关系，但任何时候都要考虑到平台移植性而加上mb

Thanks



   

nswcfd

感谢各位的答复，同时提供了一条信息量非常大的老帖子。