12 / 2 页

论坛徽章:: 0

11楼 [报告]

发表于 2018-04-16 16:01 |只看该作者

回复 10# mordorwww

In a GIC that does not support interrupt grouping:
• the GICD_CTLR.Enable bit controls the forwarding of interrupts from the Distributor to the CPU interfaces
• the GICC_CTLR.Enable bit controls the signaling of interrupts by the CPU interface to the connected
processor.
For the Distributor:
• When GICD_CTLR.Enable is set to 1, the Distributor forwards the highest priority pending interrupt for each
CPU interface, subject to the prioritization rules.
• When GICD_CTLR.Enable is set to 0:
— the Distributor does not forward pending interrupts to the CPU interfaces
— it is IMPLEMENTATION DEFINED whether an edge-triggered interrupt signal sets the interrupt to the
pending state.
— reads of GICC_IAR, GICC_AIAR, GICC_HPPIR, or GICC_AHPPIR return a spurious interrupt ID
— software can read or write the Distributor registers
— it is IMPLEMENTATION DEFINED whether SGIs can be set pending using GICD_SGIR.

看起来如果屏蔽某个edge interrupt的话，来中断的话，实现相关可能不会设置pending状态，那么中断就丢失了。
level interrupt没有这个问题，不管屏蔽没有，都会设置pending

实战分享：从技术角度谈机器学习入门| 【大话IT】RadonDB低门槛向MySQL集群下战书 | ChinaUnix打赏功能已上线！ | 新一代分布式关系型数据库RadonDB知多少？

Tinnal

版主

论坛徽章:: 9

12楼 [报告]

发表于 2018-05-10 15:58 |只看该作者

回复 10# mordorwww

好久没劲论坛了

。要弄清楚，中断是由CPU中断系统 + 中断控制器 + 中断源决定的。 linux在处理中断是关中断（或者我们主动关闭中断）（这里指全局管中断、非中断线）。控制的是CPU中断系统（CPU的 FLAGS寄存器）。
而边沿出发还是电平触发，是由中断控制器决定的。无论哪种方式，在CPU没有发出INTA信号给它前，他一直被寄存在IRR寄存器。
因此，虽然CPU关中断了，关中断是， edge已经过去了，不可能再来了，但edge发生跳变是，它已经呆在IRR里了。一直呆到CPU重新开中断（期间中断控制器的INT信号一直有效），然后给8259发INTA，响应信号。

中断丢了指： 1）对应中断线关了（中断控制器的MASK位置位），无论中断源怎么样， IRR不置位了。  2）在关中断期间，中断源已经发生多次了，例如已经来两edge了，但IRR是一个标记，而不是一个计数，他只标明曾经来中断了。
怎么处理这种情况： 1）当然要处理中断的快一点  2）不要假定中断不丢，中断处理程序在被调用是，必须以中断源的状态标记为准，保证要取的内容都以读完，例如FIFO读空。

有点懒，不想翻ACPI的文档，给你8086年代的。
http://www.uobabylon.edu.iq/eprints/publication_12_20160_1426.pdf  （Lecture8: 8086 interrupt ）
https://pdos.csail.mit.edu/6.828/2010/readings/hardware/8259A.pdf
https://en.wikipedia.org/wiki/Interrupt_flag