arm920T的CP15协处理器 arm920T的mmu和Cache都集成在CP15协处理器中，mmu和Cache的联系非常密切，本节首先从总体上介绍mmu、Cache和CPU核是如何协同工作的，后面两节分别讲解mmu和Cache的细节。三星公司的S3C2410是一种很常见的采用arm920T的芯片，涉及到具体的芯片时我们以S3C2410为例。 以下是CP15协处理器的寄存器列表（摘自[S3C2410用户手册]），和CPU核的r0到r15寄存器一样，协处理器寄存器也是用0到15来编号，在指...

求助！ 服务器突然不能执行命令，fsck一样不行，重启不行，OK状态下boot则出现提示： Fast Data Access mmu Miss ? :cry:

有台U10，开始能到ok状态下，boot后弹出“Fast Data Access mmu Miss” Ok下做了set-defaults，reset-all，依然报上面的错。我查看probe-ide可以看到硬盘，devalias也可以看到。 再重启就再也起不来了，串口是一堆乱码，反复多次都是这样。 各位谁遇到过这样的问题，一起交流一下。 谢谢

今天在俺的宝贝arm板上跑起了pysqlite :em02::em02::em02: 刚好有个数据库倍份的程序要写 就用python啦 庆祝一下 :D

run Linux2.4 on arm, 各位能给个思路么？

http://blog.chinaunix.net/u2/84450/article_104508.html 的博客上有一些很好的关于mmu的文章。 mmu的主要软件配置和控制模块有：页表；转换旁路缓冲器（TLB）；域和访问权限；cache和写缓冲器；CP15：c1控制寄存器；快速上下文切换扩展。 armmmu硬件采用2级页表结构：一级页表（L1）和二级页表（L2） 一级页表只有一个L1主页表（L1 master page table）。L1主页表包含2中类型的页表项：保存指向二级页表起始...

各位大大， 我最近做了一次升级。 硬件是v240，运行solaris9，我的步骤是 1. detach mirror 2. clear the second sets of mirror 3. run live upgrade against the second disk 之后boot第二块盘的sol10，一切都很顺利，反复重启几次，也都没问题。 但是在sol10上，安装了几个patch，重启第一次没问题，kernel level 已经正确的显示120014，但是第二次重启就遇到了以下的错误 Boot device: disk1:a File and args: SunOS Rele...

啥意思 U5 工作站 fast access mmu miss

高手请问：我的SUN10在启动的时候出现了fast data access mmu miss提示，然后怎么也进不了系统啊，开机时按stop+a也没反应，是什么原因呢？谢谢。

首先介绍一下SPARC的内存管理单元。我们知道x86处理器采用了多级页表机制，在x64上最多可以有4级。其实早期32位SPARC体系架构，如sun4m和sun4d，也是这种机制。不过后来的sun4u体系架构采用了一种叫做hashed page tables的技术，这是对IBM System/38 inverted page table的扩展。这种技术的思想很简单：SPARC体系架构的页是8K，将每一个建立的地址空间页到物理内存页的映射放到hash表中，其中用户地址空间和内核地址空间是分开...