机子启动不了，求救

morinson

下面是我将机子调为诊断模式时的输出信息，希望大家帮着看看是什么问题

Hardware Power ON
Master CPU online
Master Version: 0000.0000.1700.1120
Slave  Version: 0000.0000.1700.1120
CPU E$ (M) 0000.0000.0020.0000 (S) 0000.0000.0020.0000
Button Power ON
Master CPU online
Master Version: 0000.0000.1700.1120
Slave  Version: 0000.0000.1700.1120
CPU E$ (M) 0000.0000.0020.0000 (S) 0000.0000.0020.0000

Probing keyboard Done
%o0 = 0000.0000.0000.2001

Executing Power On SelfTest

0>

0>@(#) Sun Ultra 60(UltraSPARC-II 2-way) UPA/PCI POST 2.0.2 10/19/1998 10:46 AM

0>INFO: Processor 0 is master.

0>

0> <00> Init System BSS

0> <00> NVRAM Battery Detect Test

0> <00> NVRAM Scratch Addr Test

0> <00> DMMU TLB Tag Access Test

0> <00> DMMU TLB RAM Access Test

0> <00> IMMU TLB Tag Access Test

0> <00> IMMU TLB RAM Access Test

0> <00> Probe Ecache

0>INFO:        CPU 296 MHz: 2048KB Ecache

0> <00> Ecache RAM Addr Test

0> <00> Ecache Tag Addr Test

0> <00> Ecache Tag Test

0> <00> Invalidate Ecache Tags

0>INFO: Processor 2 - UltraSPARC-II.

0> <00> Init SC Regs

0> <00> SC Address Reg Test

0> <00> SC Reg Index Test

0> <00> SC Regs Test

0> <00> SC Dtag RAM Addr Test

0> <00> SC Cache Size Init

0> <00> SC Dtag RAM Data Test

0> <00> SC Dtag Init

0> <00> Probe Memory

0>INFO:        512MB Bank 0

0>INFO:        512MB Bank 1

0>INFO:        512MB Bank 2

0>INFO:        512MB Bank 3

0> <00> Malloc Post Memory

0> <00> Init Post Memory

0> <00> Post Memory Addr Test

0> <00> Map PROM/STACK/NVRAM in DMMU

0> <00>        Memory Stack Test

2> <00> DMMU TLB Tag Access Test

2> <00> DMMU TLB RAM Access Test

2> <00> IMMU TLB Tag Access Test

2> <00> IMMU TLB RAM Access Test

2> <00> Probe Ecache

2>INFO:        CPU 296 MHz: 2048KB Ecache

2> <00> Ecache RAM Addr Test

2> <00> Ecache Tag Addr Test

2> <00> Ecache Tag Test

2> <00> Invalidate Ecache Tags

2> <00> Map PROM/STACK/NVRAM in DMMU

2> <00> Update Slave Stack/Frame Ptrs

0> <00> DMMU Hit/Miss Test

0> <00> IMMU Hit/Miss Test

0> <00> DMMU Little Endian Test

0> <00> IU ASI Access Test

0> <00> FPU ASI Access Test

2> <00> DMMU Hit/Miss Test

2> <00> IMMU Hit/Miss Test

2> <00> DMMU Little Endian Test

2> <00> IU ASI Access Test

2> <00> FPU ASI Access Test

2> <00> Dcache RAM Test

2> <00> Dcache Tag Test

2> <00> Icache RAM Test

2> <00> Icache Tag Test

2> <00> Icache Next Test

2> <00> Icache Predecode Test

0> <1f> Init Psycho

0> <1f> PIO Read Error, Master Abort Test

0>STATUS =FAILED

0>TEST   =PIO Read Error, Master Abort

TTF    =0

PASSES =1

ERRORS =1

SUSPECT=Psycho (Functional) U1201

0>MESSAGE=Spitfire AFSR

        exp  00000000.88000000

        obs  00000000.88100000

        xor  00000000.00100000

0> <1f> Timer Increment Test

0> <00> Copy Post to Memory

0> <00> Ecache Thrash Test

0> <00> Init Memory

0> <00> Memory Addr w/ Ecache Test

0>INFO:        512MB Bank 0

0>INFO:        512MB Bank 1

0>INFO:        512MB Bank 2

0>INFO:        512MB Bank 3

0> <00> Block Memory Addr Test

0>INFO:        512MB Bank 0

0>INFO:        512MB Bank 1

0>INFO:        512MB Bank 2

0>INFO:        512MB Bank 3

0> <00> ECC Memory Addr Test

0>INFO:        512MB Bank 0

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  63  00000044.80001604  ffffffff.f008da20  ffffffff.f008da24

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001cf0

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000099.80001604  ffffffff.f00b103c  ffffffff.f00b1040

0>        DMMU Tag Access ffffffff.f1200000

0>        AFSR 00000000.00100000

0>        AFAR 00000000.00800000

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>

        Failing address in SIMM Pair 0, SIMM 0

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000099.80001604  ffffffff.f00b1044  ffffffff.f00b1048

0>        DMMU Tag Access ffffffff.f1200000

0>        AFSR 00000000.00100000

0>        AFAR 00000000.000b1040

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>

        Failing address in SIMM Pair 0, SIMM 0

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  30  00000099.80001604  ffffffff.f00b104c  ffffffff.f00b1050

0>        DMMU SFSR 00000000.0058043d

0>        DMMU SFAR 00000000.00200000

0>        (FV)  Fault Valid Bit Set

0>        (ASI) 0x58

0>        (FT)  Ill LDA/STA ASI, VA, RW size

0>        (CT)  Context 3

0>        (PR)  Privilege Bit Set

0>        (W)   Write Bit Set

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000099.80001604  ffffffff.f00b10a8  ffffffff.f00b10ac

0>        DMMU Tag Access ffffffff.e10b8000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000099.80001604  ffffffff.f00b10b4  ffffffff.f00b117c

0>        DMMU Tag Access ffffffff.e10b8000

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000099.80001604  ffffffff.f00b1200  ffffffff.f00b1204

0>        DMMU Tag Access 00000000.00c00000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000099.80001604  ffffffff.f00b12a0  ffffffff.f00b12a4

0>        DMMU Tag Access ffffffff.e016c000

0>        AFSR 00000001.84100000

0>        AFAR 00000000.000b1240

0>        (ME)   Multiple Errors

0>        (PRIV) Privileged Code

0>        (BERR) Bus Error

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>

        Failing address in SIMM Pair 0, SIMM 0

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000099.80001604  ffffffff.f00b12d4  ffffffff.f00b12d8

0>        DMMU Tag Access ffffffff.e10be000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000099.80001604  ffffffff.f00b12e0  ffffffff.f00b12e4

0>        DMMU Tag Access ffffffff.e10be000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001ef0

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000099.80001604  ffffffff.f00b132c  ffffffff.f00b1330

0>        DMMU Tag Access 00000000.11000000

0>        DMMU SFSR 00000000.00140039

0>        DMMU SFAR ffffffff.f1001f64

0>        (FV)  Fault Valid Bit Set

0>        (ASI) 0x14

0>        (CT)  Context 3

0>        (PR)  Privilege Bit Set

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000099.80001604  ffffffff.f00b1338  ffffffff.f00b133c

0>        DMMU Tag Access 00000000.11000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000099.80001604  ffffffff.f00b147c  ffffffff.f00b1480

0>        DMMU Tag Access ffffffff.e016c000

0>        AFSR 00000000.00100000

0>        AFAR 00000000.000b1350

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>

        Failing address in SIMM Pair 0, SIMM 1

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000099.80001604  ffffffff.f00b1544  ffffffff.f00b1548

0>        DMMU Tag Access ffffffff.e016c000

0>        AFSR 00000000.00100000

0>        AFAR 00000000.000b1480

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>

        Failing address in SIMM Pair 0, SIMM 0

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000088.80001604  ffffffff.f0086df4  ffffffff.f0086df8

0>        DMMU Tag Access 00000000.00000000

0>        AFSR 00000000.00100000

0>        AFAR 00000000.00086da0

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>

        Failing address in SIMM Pair 0, SIMM 0

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000088.80001604  ffffffff.f0086f90  ffffffff.f0086f94

0>        DMMU Tag Access 00000000.1f800000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000088.80001604  ffffffff.f0086f94  ffffffff.f0086f98

0>        DMMU Tag Access 00000000.1f800000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f60

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000088.80001604  ffffffff.f0086f9c  ffffffff.f0086fa0

0>        DMMU Tag Access 00000000.00800000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000088.80001604  ffffffff.f009606c  ffffffff.f0096070

0>        DMMU Tag Access ffffffff.e10b2000

0>        AFSR 00000000.00100000

0>        AFAR 00000000.00096040

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>

morinson

Failing address in SIMM Pair 0, SIMM 0

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  30  00000088.80001604  ffffffff.f00965d8  ffffffff.f00965dc

0>        DMMU SFSR 00000000.0080100b

0>        DMMU SFAR 00000111.11111111

0>        (FV)  Fault Valid Bit Set

0>        (OW)  Overwrite Bit Set

0>        (ASI) 0x80

0>        (FT)  VA out of range IDMMU

0>        (CT)  Context 0

0>        (PR)  Privilege Bit Set

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  30  00000088.80001604  ffffffff.f00965e8  ffffffff.f00965ec

0>        DMMU SFSR 00000000.00801009

0>        DMMU SFAR 00000111.11111111

0>        (FV)  Fault Valid Bit Set

0>        (ASI) 0x80

0>        (FT)  VA out of range IDMMU

0>        (CT)  Context 0

0>        (PR)  Privilege Bit Set

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000000.80001604  ffffffff.f0087148  ffffffff.f008714c

0>        DMMU Tag Access 00000000.1f800000

0>        AFSR 00000000.00100000

0>        AFAR 00000000.00087010

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>

        Failing address in SIMM Pair 0, SIMM 1

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000000.80001604  ffffffff.f008714c  ffffffff.f0087150

0>        DMMU Tag Access 00000000.1f800000

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000000.80001604  ffffffff.f0087150  ffffffff.f0087154

0>        DMMU Tag Access 00000000.1f800000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001ef0

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000000.80001604  ffffffff.f00871ec  ffffffff.f00871f0

0>        DMMU Tag Access 00000000.00800000

0>        AFSR 00000000.00100000

0>        AFAR 00000000.00087180

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>

        Failing address in SIMM Pair 0, SIMM 0

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000000.80001604  ffffffff.f008723c  ffffffff.f0087240

0>        DMMU Tag Access 00000000.1f800000

0>        AFSR 00000000.00100000

0>        AFAR 00000000.00087210

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>

        Failing address in SIMM Pair 0, SIMM 1

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000000.80001604  ffffffff.f0087240  ffffffff.f0087244

0>        DMMU Tag Access 00000000.1f800000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001ef0

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f00887b0  ffffffff.f00887b4

0>        DMMU Tag Access ffffffff.ffffe000

0>        AFSR 00000000.00100000

0>        AFAR 00000000.00088740

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>

        Failing address in SIMM Pair 0, SIMM 0

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f00887b4  ffffffff.f00887b8

0>        DMMU Tag Access ffffffff.ffffe000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001ef0

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  30  00000044.80001604  ffffffff.f00887d0  ffffffff.f00887d4

0>        DMMU SFSR 00000000.00660439

0>        DMMU SFAR ffffffff.e0161d58

0>        (FV)  Fault Valid Bit Set

0>        (ASI) 0x66

0>        (FT)  Ill LDA/STA ASI, VA, RW size

0>        (CT)  Context 3

0>        (PR)  Privilege Bit Set

0>        AFSR 00000000.00100000

0>        AFAR 00000000.000887e0

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>

        Failing address in SIMM Pair 0, SIMM 0

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  30  00000044.80001604  ffffffff.f00887d4  ffffffff.f00887d8

0>        DMMU SFSR 00000000.00660439

0>        DMMU SFAR ffffffff.e0161d58

0>        (FV)  Fault Valid Bit Set

0>        (ASI) 0x66

0>        (FT)  Ill LDA/STA ASI, VA, RW size

0>        (CT)  Context 3

0>        (PR)  Privilege Bit Set

0>        AFSR 00000000.00100000

0>        AFAR 00000000.00088810

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>

        Failing address in SIMM Pair 0, SIMM 1

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f0088980  ffffffff.f0088984

0>        DMMU Tag Access 00000000.00000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f0088984  ffffffff.f0088988

0>        DMMU Tag Access 00000000.00000000

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f00889ac  ffffffff.f00889b0

0>        DMMU Tag Access 00000000.00000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f00889b0  ffffffff.f00889b4

0>        DMMU Tag Access 00000000.00000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f60

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f00889d4  ffffffff.f00889d8

0>        DMMU Tag Access 00000000.00000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f00889d8  ffffffff.f00889dc

0>        DMMU Tag Access 00000000.00000000

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f00889fc  ffffffff.f0088a00

0>        DMMU Tag Access 00000000.00000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f0088a00  ffffffff.f0088a04

0>        DMMU Tag Access 00000000.00000000

0>        AFSR 00000000.00100000

0>        AFAR 00000000.00088a20

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>

        Failing address in SIMM Pair 0, SIMM 0

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  6c  00000044.80001604  ffffffff.f0088af0  ffffffff.f0088af4

0>        DMMU SFSR 00000000.0080000f

0>        DMMU SFAR ffffffff.f00b0e88

0>        (FV)  Fault Valid Bit Set

0>        (OW)  Overwrite Bit Set

0>        (ASI) 0x80

0>        (CT)  Context 0

0>        (PR)  Privilege Bit Set

0>        (W)   Write Bit Set

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  6c  00000044.80001604  ffffffff.f0088b1c  ffffffff.f0088b20

0>        DMMU SFSR 00000000.0080000f

0>        DMMU SFAR ffffffff.f00b0e88

0>        (FV)  Fault Valid Bit Set

0>        (OW)  Overwrite Bit Set

0>        (ASI) 0x80

0>        (CT)  Context 0

0>        (PR)  Privilege Bit Set

0>        (W)   Write Bit Set

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f0088b5c  ffffffff.f0088b60

0>        DMMU Tag Access 00000000.00000000

0>        AFSR 00000000.00100000

0>        AFAR 00000000.00088b40

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>

        Failing address in SIMM Pair 0, SIMM 0

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f0088b60  ffffffff.f0088b64

0>        DMMU Tag Access 00000000.00000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001ef0

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f0098818  ffffffff.f009881c

0>        DMMU Tag Access 00000000.00000000

0>        AFSR 00000000.00100000

0>        AFAR 00000000.00098810

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>

        Failing address in SIMM Pair 0, SIMM 1

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f0098820  ffffffff.f0098824

0>        DMMU Tag Access 00000000.00000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001ef0

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f0098828  ffffffff.f009882c

0>        DMMU Tag Access ffffffff.e2002000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001606  ffffffff.f008e190  ffffffff.f008e194

0>        DMMU Tag Access 00000000.00000000

0>        DMMU SFSR 00000000.0080000b

0>        DMMU SFAR 00000000.00002007

0>        (FV)  Fault Valid Bit Set

0>        (OW)  Overwrite Bit Set

0>        (ASI) 0x80

0>        (CT)  Context 0

0>        (PR)  Privilege Bit Set

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001ef0

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  6c  00000044.80001606  ffffffff.f008e208  ffffffff.f008e20c

0>        DMMU SFSR 00000000.0080000f

0>        DMMU SFAR ffffffff.f0098948

0>        (FV)  Fault Valid Bit Set

0>        (OW)  Overwrite Bit Set

0>        (ASI) 0x80

0>        (CT)  Context 0

0>        (PR)  Privilege Bit Set

0>        (W)   Write Bit Set

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  30  00000044.80001606  ffffffff.f008e22c  ffffffff.f008e230

0>        DMMU SFSR 00000000.0058043d

0>        DMMU SFAR 00000000.00100000

0>        (FV)  Fault Valid Bit Set

0>        (ASI) 0x58

0>        (FT)  Ill LDA/STA ASI, VA, RW size

0>        (CT)  Context 3

0>        (PR)  Privilege Bit Set

0>        (W)   Write Bit Set

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  30  00000044.80001606  ffffffff.f008e234  ffffffff.f008e238

0>        DMMU SFSR 00000000.0058043d

0>        DMMU SFAR 00000000.00100000

0>        (FV)  Fault Valid Bit Set

0>        (ASI) 0x58

0>        (FT)  Ill LDA/STA ASI, VA, RW size

0>        (CT)  Context 3

0>        (PR)  Privilege Bit Set

0>        (W)   Write Bit Set

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  30  00000044.80001606  ffffffff.f008e270  ffffffff.f008e274

0>        DMMU SFSR 00000000.0058043f

0>        DMMU SFAR ffffffff.e2002000

0>        (FV)  Fault Valid Bit Set

0>        (OW)  Overwrite Bit Set

0>        (ASI) 0x58

0>        (FT)  Ill LDA/STA ASI, VA, RW size

0>        (CT)  Context 3

0>        (PR)  Privilege Bit Set

0>        (W)   Write Bit Set

0>        AFSR 00000000.00100000

0>        AFAR 00000000.0008e240

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>

morinson

Failing address in SIMM Pair 0, SIMM 0

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  30  00000044.80001606  ffffffff.f008e274  ffffffff.f008e278

0>        DMMU SFSR 00000000.0050043d

0>        DMMU SFAR ffffffff.e2002000

0>        (FV)  Fault Valid Bit Set

0>        (ASI) 0x50

0>        (FT)  Ill LDA/STA ASI, VA, RW size

0>        (CT)  Context 3

0>        (PR)  Privilege Bit Set

0>        (W)   Write Bit Set

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001606  ffffffff.f008e6c8  ffffffff.f008e6cc

0>        DMMU Tag Access 00000000.00000000

0>        DMMU SFSR 00000000.0015007b

0>        DMMU SFAR ffffffff.f009882c

0>        (FV)  Fault Valid Bit Set

0>        (OW)  Overwrite Bit Set

0>        (ASI) 0x15

0>        (E)   Side effect Bit Set

0>        (CT)  Context 3

0>        (PR)  Privilege Bit Set

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001606  ffffffff.f008e6d8  ffffffff.f008e6dc

0>        DMMU Tag Access 00000000.00000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  0000009b.80001606  ffffffff.f008ed08  ffffffff.f008ed0c

0>        DMMU Tag Access ffffffff.e2002000

0>        DMMU SFSR 00000000.0080004f

0>        DMMU SFAR ffffffff.f30f4626

0>        (FV)  Fault Valid Bit Set

0>        (OW)  Overwrite Bit Set

0>        (ASI) 0x80

0>        (E)   Side effect Bit Set

0>        (CT)  Context 0

0>        (PR)  Privilege Bit Set

0>        (W)   Write Bit Set

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  0000009b.80001606  ffffffff.f008ed24  ffffffff.f008ed28

0>        DMMU Tag Access ffffffff.e2002000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000088.80001606  ffffffff.f008ed3c  ffffffff.f008ed40

0>        DMMU Tag Access ffffffff.e2002000

0>        AFSR 00000000.00100000

0>        AFAR 00000000.0008ed40

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>

        Failing address in SIMM Pair 0, SIMM 0

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000000.80001600  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 00000000.00000000

0>        DMMU SFSR 00000000.0080000b

0>        DMMU SFAR ffffffff.f1001f6d

0>        (FV)  Fault Valid Bit Set

0>        (OW)  Overwrite Bit Set

0>        (ASI) 0x80

0>        (CT)  Context 0

0>        (PR)  Privilege Bit Set

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f60

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000000.80001600  ffffffff.f00867b8  ffffffff.f00867bc

0>        DMMU Tag Access 00000000.00000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000008.80001601  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f60

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000008.80001601  ffffffff.f00867b8  ffffffff.f00867bc

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f30

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000008.80001602  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f60

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001603  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000008.80001605  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f60

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001606  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001607  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001600  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000008.80001601  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f60

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000008.80001602  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f60

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001603  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000008.80001605  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f60

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001606  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001607  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001600  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000008.80001601  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f60

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000008.80001602  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f60

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001603  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000008.80001605  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f60

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001606  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001607  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001600  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000008.80001601  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f60

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000008.80001602  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f60

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001603  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000008.80001605  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f60

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001606  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001607  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001600  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000008.80001601  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f60

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000008.80001602  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f60

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001603  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000044.80001604  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1400020

0>        (CE)   Correctable ECC Error

0>        SDBH = 00000000.000000ed SDBL = 00000000.00000120

0>        Unexpected event occurred - Trap

0>        tl  tt  tstate             tpc                tnpc

0>        01  68  00000008.80001605  ffffffff.f008678c  ffffffff.f0086790

0>        DMMU Tag Access 000001ff.f1000000

0>        AFSR 00000000.00100000

0>        AFAR 000001ff.f1001f60

morinson

RED State Exception

TL=0000.0000.0000.0005 TT=0000.0000.0000.0068
   TPC=ffff.ffff.f008.5000 TnPC=ffff.ffff.f008.5004 TSTATE=0000.0000.8000.1505
TL=0000.0000.0000.0004 TT=0000.0000.0000.0080
   TPC=ffff.ffff.f008.3160 TnPC=ffff.ffff.f008.3164 TSTATE=0000.0000.8004.1403
TL=0000.0000.0000.0003 TT=0000.0000.0000.0068
   TPC=ffff.ffff.f008.5000 TnPC=ffff.ffff.f008.5004 TSTATE=0000.0000.8000.1503
TL=0000.0000.0000.0002 TT=0000.0000.0000.0080
   TPC=ffff.ffff.f008.d500 TnPC=ffff.ffff.f008.d504 TSTATE=0000.0000.8000.1401
TL=0000.0000.0000.0001 TT=0000.0000.0000.0068
   TPC=ffff.ffff.f008.678c TnPC=ffff.ffff.f008.6790 TSTATE=0000.0008.8000.1605


Software Power ON
Master CPU online
Master Version: 0000.0000.1700.1120
Slave  Version: 0000.0000.1700.1120
CPU E$ (M) 0000.0000.0020.0000 (S) 0000.0000.0020.0000

@(#) UPA/PCI 3.23 Version 1 created 1999/07/16 12:08
Clearing DTAGS  Done
Probing Memory Done
MEM BASE = 0000.0000.a000.0000
MEM SIZE = 0000.0000.2000.0000
MMUs ON
Copy Done
PC = 0000.01ff.f000.2800
PC = 0000.0000.0000.2844
Decompressing into Memory Done
Size = 0000.0000.0006.eb80
ttya initialized
SC Control: EWP:0 IAP:0 FATAL:0 WAKEUP:0 BXIR:0 BPOR:0 SXIR:0 SPOR:1 POR:0
Probing Memory Bank #0 128 128 128 128 : 512 Megabytes
Probing Memory Bank #1 128 128 128 128 : 512 Megabytes
Probing Memory Bank #2 128 128 128 128 : 512 Megabytes
Probing Memory Bank #3 128 128 128 128 : 512 Megabytes
Probing Floppy: No drives detected
Probing EBUS SUNW,tsalarmProbing UPA Slot at 1e,0 Nothing there
Probing UPA Slot at 1d,0 Nothing there
Probing /pci@1f,4000 at Device 1  pci108e,1000network
Probing /pci@1f,4000 at Device 3  scsidiskscsidisk
Probing /pci@1f,4000 at Device 2  display
Probing /pci@1f,4000 at Device 4  Nothing there
Probing /pci@1f,4000 at Device 5  pci108e,1000SUNW,hme
Probing /pci@1f,2000 at Device 1  Nothing there
screen not found.
Can't open input device.
Keyboard not present.  Using ttya for input and output.
SC Control: EWP:0 IAP:0 FATAL:0 WAKEUP:0 BXIR:0 BPOR:0 SXIR:0 SPOR:1 POR:0
Probing Memory Bank #0 128 128 128 128 : 512 Megabytes
Probing Memory Bank #1 128 128 128 128 : 512 Megabytes
Probing Memory Bank #2 128 128 128 128 : 512 Megabytes
Probing Memory Bank #3 128 128 128 128 : 512 Megabytes
Probing Floppy: No drives detected
Probing EBUS SUNW,tsalarmrobing UPA Slot at 1e,0 Nothing there
Probing UPA Slot at 1d,0 Nothing there
Probing /pci@1f,4000 at Device 1  pci108e,10003  scsing /pci@1f,4000 at Device 2  displayg /pci@1f,4000 at Device 4  Nothing there
Probing /pci@1f,4000 at Device 5  pci108e,1000UNW,hmeothing there

Netra t 1120/1125 (2 X UltraSPARC-II 296MHz), No Keyboard
OpenBoot 3.23, 2048 MB memory installed, Serial #12832255.
Ethernet address 8:0:20:c3:cd:ff, Host ID: 80c3cdff.



Initializing    1 megs of memory at addr          bff00000    0
                                                                     
Initializing 1023 megs of memory at addr          80000000 1022 1021 1020 1019 1018 1017 1016 1015 1014 1013 1012 1011 1010 1009 1008 1007 1006 1005 1004 1003 1002 1001 1000  999  998  997  996  995  994  993  992  991  990  989  988  987  986  985  984  983  982  981  980  979  978  977  976  975  974  973  972  971  970  969  968  967  966  965  964  963  962  961  960  959  958  957  956  955  954  953  952  951  950  949  948  947  946  945  944  943  942  941  940  939  938  937  936  935  934  933  932  931  930  929  928  927  926  925  924  923  922  921  920  919  918  917  916  915  914  913  912  911  910  909  908  907  906  905  904  903  902  901  900  899  898  897  896  895  894  893  892  891  890  889  888  887  886  885  884  883  882  881  880  879  878  877  876  875  874  873  872  871  870  869  868  867  866  865  864  863  862  861  860  859  858  857  856  855  854  853  852  851  850  849  848  847  846  845  844  843  842  841  840  839  838  837  836  835  834  833  832  831  830  829  828  827  826  825  824  823  822  821  820  819  818  817  816  815  814  813  812  811  810  809  808  807  806  805  804  803  802  801  800  799  798  797  796  795  794  793  792  791  790  789  788  787  786  785  784  783  782  781  780  779  778  777  776  775  774  773  772  771  770  769  768  767  766  765  764  763  762  761  760  759  758  757  756  755  754  753  752  751  750  749  748  747  746  745  744  743  742  741  740  739  738  737  736  735  734  733  732  731  730  729  728  727  726  725  724  723  722  721  720  719  718  717  716  715  714  713  712  711  710  709  708  707  706  705  704  703  702  701  700  699  698  697  696  695  694  693  692  691  690  689  688  687  686  685  684  683  682  681  680  679  678  677  676  675  674  673  672  671  670  669  668  667  666  665  664  663  662  661  660  659  658  657  656  655  654  653  652  651  650  649  648  647  646  645  644  643  642  641  640  639  638  637  636  635  634  633  632  631  630  629  628  627  626  625  624  623  622  621  620  619  618  617  616  615  614  613  612  611  610  609  608  607  606  605  604  603  602  601  600  599  598  597  596  595  594  593  592  591  590  589  588  587  586  585  584  583  582  581  580  579  578  577  576  575  574  573  572  571  570  569  568  567  566  565  564  563  562  561  560  559  558  557  556  555  554  553  552  551  550  549  548  547  546  545  544  543  542  541  540  539  538  537  536  535  534  533  532  531  530  529  528  527  526  525  524  523  522  521  520  519  518  517  516  515  514  513  512  511  510  509  508  507  506  505  504  503  502  501  500  499  498  497  496  495  494  493  492  491  490  489  488  487  486  485  484  483  482  481  480  479  478  477  476  475  474  473  472  471  470  469  468  467  466  465  464  463  462  461  460  459  458  457  456  455  454  453  452  451  450  449  448  447  446  445  444  443  442  441  440  439  438  437  436  435  434  433  432  431  430  429  428  427  426  425  424  423  422  421  420  419  418  417  416  415  414  413  412  411  410  409  408  407  406  405  404  403  402  401  400  399  398  397  396  395  394  393  392  391  390  389  388  387  386  385  384  383  382  381  380  379  378  377  376  375  374  373  372  371  370  369  368  367  366  365  364  363  362  361  360  359  358  357  356  355  354  353  352  351  350  349  348  347  346  345  344  343  342  341  340  339  338  337  336  335  334  333  332  331  330  329  328  327  326  325  324  323  322  321  320  319  318  317  316  315  314  313  312  311  310  309  308  307  306  305  304  303  302  301  300  299  298  297  296  295  294  293  292  291  290  289  288  287  286  285  284  283  282  281  280  279  278  277  276  275  274  273  272  271  270  269  268  267  266  265  264  263  262  261  260  259  258  257  256  255  254  253  252  251  250  249  248  247  246  245  244  243  242  241  240  239  238  237  236  235  234  233  232  231  230  229  228  227  226  225  224  223  222  221  220  219  218  217  216  215  214  213  212  211  210  209  208  207  206  205  204  203  202  201  200  199  198  197  196  195  194  193  192  191  190  189  188  187  186  185  184  183  182  181  180  179  178  177  176  175  174  173  172  171  170  169  168  167  166  165  164  163  162  161  160  159  158  157  156  155  154  153  152  151  150  149  148  147  146  145  144  143  142  141  140  139  138  137  136  135  134  133  132  131  130  129  128  127  126  125  124  123  122  121  120  119  118  117  116  115  114  113  112  111  110  109  108  107  106  105  104  103  102  101  100   99   98   97   96   95   94   93   92   91   90   89   88   87   86   85   84   83   82   81   80   79   78   77   76   75   74   73   72   71   70   69   68   67   66   65   64   63   62   61   60   59   58   57   56   55   54   53   52   51   50   49   48   47   46   45   44   43   42   41   40   39   38   37   36   35   34   33   32   31   30   29   28   27   26   25   24   23   22   21   20   19   18   17   16   15   14   13   12   11   10    9    8    7    6    5    4    3    2    1    0
                                                                     
Initializing 1024 megs of memory at addr                 0 1023 1022 1021 1020 1019 1018 1017 1016 1015 1014 1013 1012 1011 1010 1009 1008 1007 1006 1005 1004 1003 1002 1001 1000  999  998  997  996  995  994  993  992  991  990  989  988  987  986  985  984  983  982  981  980  979  978  977  976  975  974  973  972  971  970  969  968  967  966  965  964  963  962  961  960  959  958  957  956  955  954  953  952  951  950  949  948  947  946  945  944  943  942  941  940  939  938  937  936  935  934  933  932  931  930  929  928  927  926  925  924  923  922  921  920  919  918  917  916  915  914  913  912  911  910  909  908  907  906  905  904  903  902  901  900  899  898  897  896  895  894  893  892  891  890  889  888  887  886  885  884  883  882  881  880  879  878  877  876  875  874  873  872  871  870  869  868  867  866  865  864  863  862  861  860  859  858  857  856  855  854  853  852  851  850  849  848  847  846  845  844  843  842  841  840  839  838  837  836  835  834  833  832  831  830  829  828  827  826  825  824  823  822  821  820  819  818  817  816  815  814  813  812  811  810  809  808  807  806  805  804  803  802  801  800  799  798  797  796  795  794  793  792  791  790  789  788  787  786  785  784  783  782  781  780  779  778  777  776  775  774  773  772  771  770  769  768  767  766  765  764  763  762  761  760  759  758  757  756  755  754  753  752  751  750  749  748  747  746  745  744  743  742  741  740  739  738  737  736  735  734  733  732  731  730  729  728  727  726  725  724  723  722  721  720  719  718  717  716  715  714  713  712  711  710  709  708  707  706  705  704  703  702  701  700  699  698  697  696  695  694  693  692  691  690  689  688  687  686  685  684  683  682  681  680  679  678  677

morinson

676  675  674  673  672  671  670  669  668  667  666  665  664  663  662  661  660  659  658  657  656  655  654  653  652  651  650  649  648  647  646  645  644  643  642  641  640  639  638  637  636  635  634  633  632  631  630  629  628  627  626  625  624  623  622  621  620  619  618  617  616  615  614  613  612  611  610  609  608  607  606  605  604  603  602  601  600  599  598  597  596  595  594  593  592  591  590  589  588  587  586  585  584  583  582  581  580  579  578  577  576  575  574  573  572  571  570  569  568  567  566  565  564  563  562  561  560  559  558  557  556  555  554  553  552  551  550  549  548  547  546  545  544  543  542  541  540  539  538  537  536  535  534  533  532  531  530  529  528  527  526  525  524  523  522  521  520  519  518  517  516  515  514  513  512  511  510  509  508  507  506  505  504  503  502  501  500  499  498  497  496  495  494  493  492  491  490  489  488  487  486  485  484  483  482  481  480  479  478  477  476  475  474  473  472  471  470  469  468  467  466  465  464  463  462  461  460  459  458  457  456  455  454  453  452  451  450  449  448  447  446  445  444  443  442  441  440  439  438  437  436  435  434  433  432  431  430  429  428  427  426  425  424  423  422  421  420  419  418  417  416  415  414  413  412  411  410  409  408  407  406  405  404  403  402  401  400  399  398  397  396  395  394  393  392  391  390  389  388  387  386  385  384  383  382  381  380  379  378  377  376  375  374  373  372  371  370  369  368  367  366  365  364  363  362  361  360  359  358  357  356  355  354  353  352  351  350  349  348  347  346  345  344  343  342  341  340  339  338  337  336  335  334  333  332  331  330  329  328  327  326  325  324  323  322  321  320  319  318  317  316  315  314  313  312  311  310  309  308  307  306  305  304  303  302  301  300  299  298  297  296  295  294  293  292  291  290  289  288  287  286  285  284  283  282  281  280  279  278  277  276  275  274  273  272  271  270  269  268  267  266  265  264  263  262  261  260  259  258  257  256  255  254  253  252  251  250  249  248  247  246  245  244  243  242  241  240  239  238  237  236  235  234  233  232  231  230  229  228  227  226  225  224  223  222  221  220  219  218  217  216  215  214  213  212  211  210  209  208  207  206  205  204  203  202  201  200  199  198  197  196  195  194  193  192  191  190  189  188  187  186  185  184  183  182  181  180  179  178  177  176  175  174  173  172  171  170  169  168  167  166  165  164  163  162  161  160  159  158  157  156  155  154  153  152  151  150  149  148  147  146  145  144  143  142  141  140  139  138  137  136  135  134  133  132  131  130  129  128  127  126  125  124  123  122  121  120  119  118  117  116  115  114  113  112  111  110  109  108  107  106  105  104  103  102  101  100   99   98   97   96   95   94   93   92   91   90   89   88   87   86   85   84   83   82   81   80   79   78   77   76   75   74   73   72   71   70   69   68   67   66   65   64   63   62   61   60   59   58   57   56   55   54   53   52   51   50   49   48   47   46   45   44   43   42   41   40   39   38   37   36   35   34   33   32   31   30   29   28   27   26   25   24   23   22   21   20   19   18   17   16   15   14   13   12   11   10    9    8    7    6    5    4    3    2    1    0

ericyan

INFO:        512MB Bank 0

0>        Unexpected event occurred - Trap  从这看应该是内存有问题了，但是还有很多关于 SIMM 0   和 SIMM 1的报错，不知是否内存为内存插槽问题？建议你断电把所有内存重新拔插一下，试一下，顺便把 inputdevice 和 outdevice 改为 tty，这样应该不会报screen not found 的错。
0> <1f> Init Psycho

0> <1f> PIO Read Error, Master Abort Test

0>STATUS =FAILED

0>TEST   =PIO Read Error, Master Abort    这个好像是报cpu 错把？

[ 本帖最后由 ericyan 于 2009-5-21 00:09 编辑 ]

morinson

原帖由 ericyan 于 2009-5-21 00:06 发表
INFO:        512MB Bank 0

0>        Unexpected event occurred - Trap  从这看应该是内存有问题了，但是还有很多关于 SIMM 0   和 SIMM 1的报错，不知是否内存为内存插槽问题？建议你断电把所有内存重新拔 ...

我也怀疑内存有问题，但是内存自测显示却好像是对的。

我先照你说的试试。谢谢。

realinico

不太懂啊，是不是这个造成的？
output-device         screen                         screen
input-device          keyboard                       keyboard
{ok} 状态下输入
setenv output-device virtual-console
setenv input-device virtual-console
然后再boot试一下呢？

风之幻想

boot cdrom -s进去以后看看你的硬盘的情况是否正常。是否是你的启动盘。如果是的话。进入OK下以后setdefaults reset-all起来看看。