关于《linux内核设计与实现》的内存屏障例子

Celeron300A

最近在看《linux内核设计与实现》一书（中文版第2版），在第123页有一个内存屏障的例子：
(a的初始值为1，b是2，p是&b)
线程1        线程2
a=3;         --
mb();        --
p=&a;       pp=p;
--            read_barrier_depends();
--            b=*pp;
书上说如果没有内存屏障，有可能在pp被设置成p之前，b就被设置为pp了。我自己觉得这是不可能，因为线程2的“pp=p”和“b=*pp”有明确的数据依赖关系。请问这个例子是否有问题？

这是我第一次在这个论坛发帖，希望各位不吝赐教。

Godbach

这个原因在作者举的上一个例子中给出了解释啊

Godbach

看一下read_barrier_depends()的解释，我这里是英文版的:
Prevents data-dependent loads from being reordered across the barrier.


我的理解是有依赖关系的数据在load的时候，也可能因为某些原因而不按顺序load

eexplorer

http://lwn.net/Articles/5159/

read_barrier_depends()只有在alpha上是一个read barrier，在其他arch上一个nop。

Explanation of the need for read_barrier_depends()
can be found at http://lse.sf.net/locking/wmbdd.html

Celeron300A

其实我只是想问，在这个例子里面，是不是即使没有内存屏障，pp=p也必然会在b=*pp之前执行，因为两个语句存在数据依赖，因此编译器不会打乱这两句之间的顺序的。

eexplorer

原帖由 Celeron300A 于 2010-1-6 17:02 发表
其实我只是想问，在这个例子里面，是不是即使没有内存屏障，pp=p也必然会在b=*pp之前执行，因为两个语句存在数据依赖，因此编译器不会打乱这两句之间的顺序的。

编译器不会打乱指令执行顺序，但是cpu在执行这两条指令的时候，有可能会(alpha就是一个例子)。其他的架构没有这个问题。
我贴的帖子里有详细的解释，为什么CPU在执行的时候会可能乱序。

Celeron300A

thx. 好像Alpha是一个特例。

emmoblin

但是在x86多核上也是需要使用内存珊的。

两个核同时执行这段代码。

[ 本帖最后由 emmoblin 于 2010-1-6 22:16 编辑 ]

eexplorer

原帖由 emmoblin 于 2010-1-6 22:14 发表
但是在x86多核上也是需要使用内存珊的。

两个核同时执行这段代码。

x86上对不同memory地址的操作如果不希望cpu reorder执行，就需要memory barrier，LZ的情况是在有data dependency的时候。。。