关于SPARC和高端处理器?

epegasus

SPARC是RISC的高端微处理器,那是不是高端微处理器和精简指令没关系,而区别在于它的可扩充?用于多处理器系统?

rawa9999

现在这个不重要了，AMD的CPU几千个并行也没问题，但是在原来精简指令就是为了大规模并行。

rawa9999

技术进步太快了，现在复杂指令更看好，毕竟硬件直接跑指令比分解指令然后软模拟快。

rawa9999

还记得Linus Torvalds参与的克鲁索吗，就是采用类似技术，只不过简化的层面不一样，现在系统虚拟机（vmware）也肯定有这种技术，克鲁索当时声称有256位代码变形技术，2002年吧，这远远超出了整个时代，但是软件毕竟是软件，已经无情的被市场淘汰。
说句题外话，搞硬件你就专心搞硬件，搞软件你就专心搞软件，别想歪的，前有java芯片后有克鲁索，教训。

cjaizss

对CISC我接触的不多,除了X86系列,再除去51等某些单片机,再除去DSP,基本就很没见过其他啥了
我用的最多还是RISC,小型机我没见过CISC的,嵌入式通用CPU也没见过CISC的

emperor

原帖由 epegasus 于 2009-9-19 20:44 发表
SPARC是RISC的高端微处理器,那是不是高端微处理器和精简指令没关系,而区别在于它的可扩充?用于多处理器系统?

底端没有SPARC?.......

gecey

70年代RISC出现并得到广泛应用的原因，是因为对于当时的电路发展水平，RISC的规整的指令格式有利于简化处理器前端逻辑（尤其是指令译码）。另外，使用多级流水线、硬连线的流水线控制信号传播的方式也比集中式的微码控制更快。

事实上，现代CISC处理器大都融入了RISC的思想（即，保持前端CISC的界面，使用RISC“内核”执行）。比如现在的x86处理器，在前端将x86指令解码成为uop之后，后面的整个流程（包括乱序发射、后端的乱序执行）都处理的是跟RISC类似的uop指令，并且也采用了硬连线、多级流水线执行。

现在随着工艺的进步，处理器设计的trade-off的转移，确实CISC机器在很多方面有其独到的优点。具体的说，因为CISC指令本身比RISC表达能力更强，因此同样的应用其CISC的二进制执行文件更小，这样对于降低处理器从内存取指的带宽、提高处理器指令cache的命中率都有好处。尤其是在当今多核的情况下，取指消耗内存带宽小这个优点显得更重要。另外对于编译器而言，因为CISC的指令更接近高级语言（比如，一条“比较并跳转”指令就可以覆盖简单情况下的if...else...语句），对于编译器来说任务会轻松一点（当然，优化工作可能不会轻松）。

[ 本帖最后由 gecey 于 2009-9-25 00:15 编辑 ]

epegasus

我想问所谓高端与低端的区别.

emperor

这个问题实在是太大了。几乎没法回答。准确来讲，没有标准的答复。只能从业务需求上来讲。一般7*24的业务或者是特殊要求通常要求高端。单从processor来讲，级联，吞吐等等都有差距。现在讨论RISC和CISC的差别就好像讨论windows桌面和KDE桌面谁好看一样。哪个架构都有自己的高端，下血本而已。而且他们都已经在相互借鉴了。。。。。。

gecey

原帖由 epegasus 于 2009-9-25 09:20 发表
我想问所谓高端与低端的区别.

请先定义"高端"、“底端”。指性能、功耗、可靠性、单位功耗性能……？

如果是指性能，有条件拿程序到目标机器上一跑，这个是最准确的衡量。否则，对于scalar机器而言，看看频率、每周期指令发射条数、流水线深度、存储体系（cache，memory controller）、对线程并发的支持（多核、SMT等），也能得出一个一般性的概念。你提到的sparc处理器是一个处理器序列，你具体指哪一个型号？

btw，按照现在处理器的发展水平，sparc序列里的大部分处理器都不能算是高端。你可以根据上述标准比较一下intel、amd、ibm近一年多出的面向服务器的多核、多线程处理器，这些算是当前的高端处理器。

[ 本帖最后由 gecey 于 2009-9-25 23:23 编辑 ]