愿意一起出力的朋友，希望这段时间能够对于处理器的架构学习学习

cjaizss

我也发现，真的要起手做了，很多东西让人左右为难，让我不敢走出第一步。说到地步，其实还仍然需要进一步的学习，很多时候认为自己已经懂了，已经可以开始做了，可是实际呢？感觉懂了，和真正懂了，这还是有很大区别的。所以，我不想过急的早早开始着手设计、编码。另外，我准备用verilog作为设计语言，不要因为verilog语言看上去很简单，而轻视它，verilog太自由了，这是双刃剑，是优点也是缺点，不好的编码风格使得debug工作变的异常困难。所以，希望各位先好好学习这些东西。我们不打没有把握的仗，要打，就要有准备的打，否则，不如不打，大家觉得呢？—— 一点意见
    最后发现有些朋友的第一篇帖子献给了那个话题的跟帖，偶惟有感动,hoho。谢谢大家的支持

[ 本帖最后由 cjaizss 于 2007-12-22 02:31 编辑 ]

smalloc

学习是肯定的。。本来目的就是为了学习，我已经借了一些书准备开始了（学习）。。
过年这段时间正好比较闲。。

master_riddle

想帮忙，不知诸位在讨论些什么，能否告知详情？

-耗子-

有空看一下这种语言

想飞的蜗牛

  verilog
可恶，前段时间还下了本VHDL的
不过幸亏还没时间 哇哈哈
看得早不如看得巧哇
大家 都要努力阿，我觉得是一个很好的学习机会
现在很多公司都需要IC人才喲

shdnzwy

我来支持下版主，不过自己没接触过硬件设计。

prolj

坚持，只要开始就不放弃。

master_riddle

什么时候正式开始呀，呵呵，正好在做Verilog，期待中。。。

cjaizss

原帖由 master_riddle 于 2007-12-23 22:16 发表
什么时候正式开始呀，呵呵，正好在做Verilog，期待中。。。

好好学，你才刚入门。
刚入门的原因：那种问题完全可以自己去搜，自己去找，你却发帖子问
说话有些不客气，请见谅。
至于什么时候开始做嘛，不只看我，也看大家

[ 本帖最后由 cjaizss 于 2007-12-24 00:48 编辑 ]