1 23 / 3 页

21楼 [报告]

发表于 2008-09-12 22:16 |只看该作者

原帖由 smartham_whl 于 2008-9-12 20:08 发表
先有仿真环境才能做哈

22楼 [报告]

发表于 2009-01-02 19:56 |只看该作者

其实处理器架构跟verilog一点关系都没有，可能有点偏激。很多工作都是前面的架构，后面的verilog就是一个体力活，整几个会的民工，给他设定目标，然后让某个人组装起来。

23楼 [报告]

发表于 2009-01-02 20:38 |只看该作者

原帖由 hjj1123 于 2009-1-2 19:56 发表
其实处理器架构跟verilog一点关系都没有，可能有点偏激。很多工作都是前面的架构，后面的verilog就是一个体力活，整几个会的民工，给他设定目标，然后让某个人组装起来。

说是这么说,关系的确不是最直接的.架构的设计需要数字设计的高手,而模块的编写(用verilog编写)也依然需要对数字设计很熟悉的人,否则写出来的东西和实际需要的并不一样,其实从指定一个目标,即便是一个小模块,用verilog编写,仿真......直到它能工作,并不是那么很简单的事情.

24楼 [报告]

发表于 2009-01-05 23:08 |只看该作者

这里准备做CPU了？

25楼 [报告]

发表于 2009-01-05 23:38 |只看该作者

回复 #24 marco_hxj 的帖子

对不起,因为个人的原因,近期比较忙,所以无法组织了.见谅,锁帖了

1 23 / 3 页

愿意一起出力的朋友，希望这段时间能够对于处理器的架构学习学习 [复制链接]