1 2 34 / 4 页

31楼 [报告]

发表于 2009-10-02 21:37 |只看该作者

原帖由 cjaizss 于 2009-10-1 21:21 发表

......你用的是什么东西编译成网表的？居然支持汉字？...........

Xilinx 的,汉字是为了方便记忆,需要预处理的,不太懂,凑一下热闹而已.

32楼 [报告]

发表于 2009-11-30 23:35 |只看该作者

谢谢lz，发这么好累的~~

33楼 [报告]

发表于 2010-07-29 08:11 |只看该作者

不知怎么搞的，学点吧

34楼 [报告]

发表于 2010-12-24 20:24 |只看该作者

国内玩verilog较多，学VHDL不如去多用用verilog. 在IC业，国内与台系verilog；欧洲用VHDL居多。美国是一半一半

35楼 [报告]

发表于 2010-12-25 15:34 |只看该作者

国内玩verilog较多，学VHDL不如去多用用verilog. 在IC业，国内与台系verilog；欧洲用VHDL居多。美国是一半 ...
linlams 发表于 2010-12-24 20:24

这个其实就看怎么认为了。我想，如果一个新手或者软件工程师刚开始学数字设计的时候，很难一下子介入硬件的思维，verilog或许更加会让其无法理解硬件是如何工作，从而更加无法明白为什么自己写的代码就是无法综合。我觉得从学习原理图设计开始是一个很好的办法，但是原理图复杂，可能一下子会把新手难倒。

36楼 [报告]

发表于 2011-08-19 19:57 |只看该作者

谢谢楼主～～这个还是不错的～～东西

1 2 34 / 4 页

VHDL硬件描述语言与数字逻辑电路设计 [复制链接]