灭哈哈，想了多半年的时间，终于明白多核编程的实质了～!@#$%^&*(

asuka2001

仔细思考了下，不知以下理解是否正确，还请LZ指点：

1. CPU内部指令的乱序执行:
        1). reorder buffer中指令的出入都是顺序的,在这里看来其实CPU的指令执行是顺序执行的(出一条指令就可以入一条指令)
        2). reservation station中指令执行是乱序的,但是其范围仅在reorder buffer中所保存的指令范围内
        3). 总的来说,乱序执行只是小范围内在乱序执行:假设reorder buffer中顶部指令A卡住,那么不可能A一直不执行而其他指令无限制的执行下去,因为A卡住就造成reorder buffer中无法继续进入指令,那么最多把除A的指令全部执行完.

2. LZ最开始提到的2句话和mbr()等的作用,是不是也有这么个意思,在某个范围内是可以乱序的(比如mrb()之间的范围内),但是就整体来看其实还是顺序的?

craneflyfly

围观一下吧

塑料袋

仔细思考了下，不知以下理解是否正确，还请LZ指点：

1. CPU内部指令的乱序执行:
        1). reorder b ...
asuka2001 发表于 2011-09-14 13:43

    1没错。
  
   而且进一步说，之所以有reorder buffer，reservation station等设计，主要是考虑到发生中断，异常，或者branch predictor预测错误时，可以roll back。

   比如说发生了个缺页异常，此时必须要回复到一个顺序的状态，然后才能跳转到缺页异常的处理中去。这时就可以利用reorder buffer等。

   因为reorder buffer中的各个指令是顺序出的，即顺序的把寄存器的值提交给register file，也要顺序的把读写内存的操作告诉load / store unit。

   所以只要把reorder buffer及reservation station里边的内容做废掉，就恢复到了顺序的状态。





  不过，load / store unit虽然顺序收到读写内存的操作，但是真正读写起来，并不是顺序的，甚至不需要收到读请求，就可能预读。

  load / store unit涉及到诸多方面，进一步的讨论主要出现在内存一致性模型相关的文档中。

  1楼那两个结论，是顺序一致性模型下，load / store unit的原则；但是weak order, relax order等，他们都出自最基本的顺序一致性模型，如果真正懂顺序，那么乱序模型就很简单。

  不过顺序其实并不那么好懂，远比看起来复杂得多，是最难迈出去的一步。

黑白黄绿

呵呵，这样地

vincentff7

貌似很高深！

smalloc

回复 1# 塑料袋


    ARM多核和多处理器方面的应该看哪些手册?

huxk

太高深了。大湿

blake326

回复 43# 塑料袋


    lz 是83年几月几号啊？
我有一种强烈的直觉共鸣

wait_rabbit

袋神出手就不凡啊。

就这些玩意儿，一直似懂非懂的。这种大坑，怎么也得啃个一年半载的吧，不敢跳。{:3_188:}