Tilera公司的64核MIPS——Tile64

system888net

关注大拿们的讨论!

action08

阿姨


为什么一个CPU有那么多的核心，他们之间的通信和运作，有没有一个所谓的（成熟）算法调度呢？

Cyberman.Wu

核之间的“调度算法”不知道你指什么，目前所有的多核或多处理器结构没哪个有这种自动调度来协调通信和运行吧？最多只是提供一些机制，不会提供策略。任何一个CPU核，实际上它的核心能力就是不停地进行Fetch->Execute循环，所谓空闲也只是操作系统在调度时使CPU切向一个所谓Idle的进程执行，这个进程中往往会执行一些降功耗的指令，或就是一个不会阻塞的普通进程。

TILE64的Processor Engine和普通CPU没太大区别，整体芯片主要的特点是提供了一个基于Switch的高速Mesh网络把多个核连接到一起，比总线方式功耗低而吞吐量大。如果说核间一些自动“调度”的话，主要是体现在Cache的使用上，CPU执行单元本身不会完成“嘿，你们几个核帮我完成这张图片的压缩”之类的任务

一个CPU为什么有那么多核很难讲清楚，是多方面造成的吧。单芯片的计算能力受限于功耗、工艺等比较难提高了，所以开始发展多核。另外原来单核时代发展多线程更多地是优化大量使用I/O的程序，如果是纯计算如有有限元计算搞多个线程没任何意义，只是增加了线程间切来切去的开销；而用多核可以使不同的核上跑不同的程序，不用再切来切去的。
一个CPU能有那么多核是因为Tilera是基于Mesh的，它的核心是这个Mesh网络架构而不是处理器的运算单元。

Cyberman.Wu

原帖由 snake142857 于 2009-5-26 09:07 发表
有那些硬件或系统要求？可以在现有PC上使用吗？

现有的PC都是基于x86架构的，不能采用这款芯片。

Cyberman.Wu

原帖由 beepbug 于 2009-5-28 17:30 发表

请问，哪些嵌入式应用需要这64核？

这个尤其适应做DPI一类的应用，处理4~7层的协议。如Snort，它的处理不但复杂，而且新的规则一直在增加，用硬件不便实现难，而且也很难跟上一些攻击手段的不停发展。理论上单个核如果足够快，大概也可以达到相同的效果；但在现实中目前单核的处理能力遇到瓶颈了，所以把大量的数据流分配到不同的核上并行处理能提高I/O的带宽。

TILE64除了核多之外，很重要是的集成了10GbE等调整接口，是SoC的解决方案。


又看了你后面的帖子补充一下，不知道你理解的嵌入式是什么，是不是就是基于ARM之类的？不是说嵌入式就不需要很强的运算处理能力，嵌入式这个概念没有一个很清楚的概念，习惯上把软硬件一体化提供的设备中所采用的软件都叫嵌入式软件，所以象10GE的Pattern Match设备是不是嵌入式的？

[ 本帖最后由 Cyberman.Wu 于 2009-6-3 13:30 编辑 ]

beepbug

原帖由 Cyberman.Wu 于 2009-6-3 13:20 发表

这个尤其适应做DPI一类的应用，处理4~7层的协议。如Snort，它的处理不但复杂，而且新的规则一直在增加，用硬件不便实现难，而且也很难跟上一些攻击手段的不停发展。理论上单个核如果足够快，大概也可以达到相同的效果；但在现实中目前单核的处理能力遇到瓶颈了，所以把大量的数据流分配到不同的核上并行处理能提高I/O的带宽。

TILE64除了核多之外，很重要是的集成了10GbE等调整接口，是SoC的解决方案。


又看了你后面的帖子补充一下，不知道你理解的嵌入式是什么，是不是就是基于ARM之类的？不是说嵌入式就不需要很强的运算处理能力，嵌入式这个概念没有一个很清楚的概念，习惯上把软硬件一体化提供的设备中所采用的软件都叫嵌入式软件，所以象10GE的Pattern Match设备是不是嵌入式的？

1）“把大量的数据流分配到不同的核上并行处理”不“能提高I/O的带宽”。提高的只是数据流的处理能力，而不是I/O的吞吐能力。也可以说，是提高了I/O的利用率。
2）嵌入式自然不全是ARM，ARM也不全是嵌入式。只不过，ARM是一种很适合用于嵌入式设备的CPU。所谓嵌入式，确实有许多说法，本人认为，是嵌入软硬件使之实现智能化的设备。常见的，小至数码体温计，大至工厂里的机床。各种网络器件或设备，现在大多是。
3）尽管嵌入式应用很广，但现在有一现象，把什么都往嵌入式推，把我给闹糊涂了。

Cyberman.Wu

原帖由 beepbug 于 2009-6-3 20:03 发表

1）“把大量的数据流分配到不同的核上并行处理”不“能提高I/O的带宽”。提高的只是数据流的处理能力，而不是I/O的吞吐能力。也可以说，是提高了I/O的利用率。
2）嵌入式自然不全是ARM，ARM也不全是嵌入式。 ...

1）这个好像有点咬文嚼字了，呵呵。实际的I/O带宽受物理接口的限制，TILE64上面是两个10GbE的XAUI口，两个4-Lane的PCIe接口，还有两个GbE等，这些加起来就是I/O带宽的上限了。而且许多接口如PCI的133MB/s，实际上是一种极限速率，实际上由于地址信号和数据信号的交错，以及中间的waiting cycle等，根本达不到这种标称速度。
业界真正使用的I/O带宽实际上往往指处理能力，接口、内存、CPU，综合起来决定能处理到什么样的I/O带宽。

2）&3） 的确是，做了近十年的嵌入式开发，越做越说不清楚具体啥叫嵌入式了。我原来做的设备都是那种比较大的，一人多高的机架上跑一堆板，但我们也管它叫嵌入式开发。

beepbug

1）芯片I/O的带宽，是芯片的技术指标，你做好了，卖给别人了，是固定的东西，没法提高。一个单核芯片，在跑代码时，不可能一直在做I/O，它还要做计算，还要访内存，咬文嚼字的话，叫I/O利用率不高。核多了，大家一起共享这I/O，I/O的利用率自然就高了。
2）嵌入式和大小无关。美F22飞机，我们的嫦娥一号，都是。

我在前面质疑的，或者说是提醒的，是有64核，做大数据流量处理，I/O会是个瓶子口。因为仆人就一个，主人有64个了，仆人的利用率是高了，可高到100%，这瓶颈就来了。

[ 本帖最后由 beepbug 于 2009-6-4 07:34 编辑 ]

Cyberman.Wu

I/O能否成为瓶颈更多取决于应用，如只是简单的转发，的确有可能一部分核就很容易做到20G线速转发；但如果做RSA加密、H.264编码等极其耗时的操作，则有可能64核全部投入也很难做到线速。不管是哪个CPU都只能根据典型的应用场景去做出一些选择，不可能在任何场景下都把I/O和ALU全部使用起来。

beepbug

原帖由 Cyberman.Wu 于 2009-6-4 10:53 发表
I/O能否成为瓶颈更多取决于应用，如只是简单的转发，的确有可能一部分核就很容易做到20G线速转发；但如果做RSA加密、H.264编码等极其耗时的操作，则有可能64核全部投入也很难做到线速。不管是哪个CPU都只能根据 ...

你这样说，就切实了。我们不能闭着眼睛说“嵌入式”。
1）这类芯片适合于计算量极大而I/O吞吐量不很大的场合；
2）这复杂计算要能分解成几十个子任务来协作完成。